Логическое программное устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДФТЮЛЬСТВУ

Союз Советееа

Социавктммеовз

Респубнмн 1:643881 (6!) Дополнительное к авт. свид-ву(51} N. Кл, (3 06 15/20 (22} Заявлено 17.02.76(21 } 2З25247/18-24 с присоединением заявки №(23) Приорнтет1

Государственнмй каннтет

СССР на делам наабретеннй и аткрмтнй

Опубликовано 25.01.79,Бюллетень №З (53) ДК 325.681 (088.8) Дата опубликования описания 28.01.79

В. М. Караштин, И. A. Новиков н С. А. Шац (72) Ав,торы изобретения

I - "- ... "сии ч -„., 1 .,-, f:

Ь 3

1г /-"„;3 (71) Заявитель (54) ЛОГИЧЕСКОЕ ПРОГРАММНОЕ УСТРОЙСТВО

Йзобретение относится к автоматике и вычислительной технике и может быть использовано в качестве логического устройства в автоматизированных системах управления.

Известно логическое программное устройство, содержащее усилители-формирователи импульсов тока, матрицу ло- . гических базисов, входные и выходные реле, генератор импульсов считывания

fi) .

Однако, известное устройство требует болыпих аппаратурных затрат - для считывания информации с базисов, определения фазы сигнала, исключения помех требуется сложная аппаратура. Кроме этого ииформапионная емкость таких устройств (сумма входных и выходных сигналов) as превышает 100-150 car валов, так как с увеличением информационной емкости устройства матрица увеличивается ПО квадратичной завися»

МОС ГИ.

Наиболее близким техническим peme нием к,данному изобретению является ло: гическое программное устройство, содержащее матричный дешифратор, выполненный в виде матрицы на двухотверст-. ных трансфлюксорах, большие отверстия которых прошиты горизонтальными и вертикальными шинами, подключенными к источнику постоянного тока, а малые отверстия прошиты вертикальными шинами, подключенными к источнику на пряжения считывания через группу вход» ных переключательных элементов и через группу выходных переключательных элементов, и горизонтальными шинами, усилители считывания, диоды (2) .

Однако, на построение этого устрой ства требуются значщельные аппаратурные затраты.

Целью изобретения является сокра щенке аппаратурных затрат. ,Эта пель достигается тем, что пред» ложенное программное логическое уст» ройстьо сОдерзцйх мащ)ичный шифр атор1

643881 группу элементов НЕ, две группы элементов, ЗАПРЕТ, группу элзментов задержки и ко1 мутатор, входы которого соединены с соответствующими выходами группы входных цереключательных 5 элементов, а выходы - с соответствующими входами матричного шифратора,,.выходы которого через группу элементов HE подключены ко входам матричного дешифратора, выходы которого сое динены через первую группу элементов

ЗАПРЕТ, группу элементов задержки, вто рую группу элементов ЗАПРЕТ- со входами группы выходных нереключвтельных элементов. 15

Нв чертеже приведена структурная блок-схема устройства (для примера на. три входа и на трн выхода).

Устройство содержит; входные клеммы

1 - 1, группу входных переключатель нйх элементов,. в которую входят обмотки входных реле 2 — 2>, пер екидные контакты входных реле 3„- 3, комму3 татор 4, источник питания 5, матричный шифратор 6, матричный дешифратор 7, группу элементов НЕ 8, две группы элементов ЗАПРЕТ 94 99, 10.1 108,,(введенных дополнйтельно),группу эле ментов задержки «1, элементы ЗАПРЕТ

12 - 12, группу выходных переключаЗО

51 тельных элементов, в которую входят обмотки выходных реле 13 - 13, замыФ кающие контакты выходных реле 14, перекидные контакты выходных реле 1515, выходные клеммы 16 - 16>, {вы35 ходйые сигнвль "х )» элементы 17 - 17

8 матриц, в которых записано состояние Ф«Ф

ВЯъдные клеммы 1, 15соединены с обмотками входных реле 2 — 2 {повто4{} 1 ряющими входные переменные a - а ), другой вывод обмоток соединен с источником британия 5. Подвижные контакты .перекидных контактных групп .3 - 3 > и

1 45

15 - 15 входных и выходных реле сое 3 динены с контактами коммутатора 4, а, неподвижныо - сс входами матричного шифратора 6. Выходы матричного шифратора 6 соединены с прямыми веЬтикаль50 ными шинами матричного дешифрвтора

7 и со входами элементов HE 8, выходы которых соединены с инверсными вертикальными шинами дешнфратора. Горизонтальные шины матричного дешиф55 рвторв соединены со входами элементов

ЗАПРЕТ, прн этом однь пара шин соединена с элементами ЗАПРЕТ 9„— 9 в другая - с элементами ЗАПРЕТ 1С„«05 . Выходы элементов ЗАПРЕТ соединены через элементы задержки 11 со входами элементов ЗАПРЕТ 12, выходы которых соединены с обмотками выходных реле 13 - 13 . Замыкающие кои3 такты 14 выходных реле соединены с источником питания 5 и с выходными клеммами устройства 16 — 16

Устройство функционирует следующим обрезом. .1." В соответствии с заданным алгоритмом функционирования производится запись слов в Матричный 1Lèôðaòîð 6 и матричный дешифратор 7. Запускается коммутатор 4, Начинается последовательное считывание слов, записанных на вертикальных шинах шифратора 6.

При этом, если входное (выходное) реле обесточено, то есть если отсутствует входная переменная "а" (или выходная переменная х ), то считывание производится только с шин, соединенных с нормал ьно-замкнутыми контактами реле, если Входное {выходное) реле сработало, то есть если подается вход-" ной "а" (выходной "х"), сигнал то счи- : тывание производится только с шин, соединенных с нормально-разомкнутыми контактамн реле.

Таким образом, последовательный набор слов, считываемый с шифратора, является функцией входных ("а") и выходных ("х ) переменных. Слова последовательно засыпаются в матричный дешифратор 7, выходы которого построены на двух горизонтальных шйнвх, элементе ЗАПРЕТ и элементе задержки.

При совпадении входного слова с записанным на соответствующем выходе дешифратора образуется сигнал, который удлиняется с помощью элемента задержки 11 на время, большее времени одного. цикла работы коммутатора. Если при последующих циклах данное слово продолжает засылаться в дешифратор, Tî нв выходе последнего будет присутствовать постоянный сигнал.

Таким образом достигается прогрвм» мная связь между входами шифратора, представленного входными и выходными переменными н выходами дешифратора, представленного выходными переменными.

Нв входе и выходе устройства установлены логические элементы, данное усгродство реализует булевы функции в логическом базисе ЗАПРЕТ -ИЛИ-HE Например, для реализации произвольой функции х1 в1 a2(x1 161 4 1

5 64З а - 1 ) необходимо в элементы 17. л

17® матриц шифратора и дешифратора записать 1". При этом схема работает следующим образом. C помощью элемента 17 образуется слово 001 (1), с по- 5 мощью элемента 17 - caoao 010 (2).

Первая выходная пара дешифратора 9, настроена на слово 010, вторая 10на слово 001. При наличии сигналов и

:,"а1 и "а2 срабатывают репе 2 и 22 хю поэтому считывается только одно слово001. Это слово регистрируется на втором выходе 1 ", подающем сигнал на прямой вход элемента 121ЗАПРЕТ срабатывает выходное реле 13, замйхаются контакты 14 выходного реле, выдается ",сигнал "x . Если сигнал а: ( отсутствует, отсутствует н сигнал на

:прямом входе элемента ЗАПРЕТ; если

° отсутствует сигнал а то при считы2 ванин информации с шифратора в дешифратор засыпается слово 010, котооое .создает сигнал на запретном входе эле мента 1;>,, в обоих случаях сигнал

" «х",отсутствует.

Остальные булевы функции реализуются аналогичным образом. Обратная связь (выходные сигналы на входе) введена в устройство для получения функции 36 ПАМЯТЬ С ЗАПРЕТОМ, применения принципа суперпозиции функций и тому подобное.

Данное устройство требует матрицу

:размер которой.в несколько раз мень- 33

81 6 ше матрицы прототипа, поэтому информационная емкость устройства увеличивает-. ся до нескольких сотен сигналов. формула изобретения

Логическое программное устройство, содержащее матричный дешифратор, группу входных переключательних элементов и группу выходных переключатель ных элементов, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратур ных затрат, оно содержит матричный шифратор, группу элементов НЕ, две группы элементов ЗАПРЕТ, группу элементов задержки и коммутатор, входы которого соединены с соответствующими выходами группы входных переключательных эльментов, а выходы - с соответстВующйми входами матричного шифратора, выходы которого через группу элементов HE подключены ко входам матричного дешифратора, выходы которого соединены через первую группу элементов ЗАПРЕТ„ группу элементов, --задержки, вторую гРУппу элементов ЗАПРЕТ - co входамн группы выходных переключательных эле» ментов.

Иатпчникь информации, принятые во внимание при экспертизе:

1. Авторское свндегельство СССР

И 505015, кл. G 06 F 15/20, 1974.

2. Авторское свидетельство СССР ,J% 522522, кл. 0 11 С 11/08, 1974.

643881, 12

Составитель С. Громова редщщор д. щ.енурищвили техред Н. В4Фуящ. Корректор А. Гриценко 3вказ 8023/45 Тираж . 779 Подписное

ИНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж35, Рауаскаи наб., д. 4/5 . Филиал ППЙ Патент, г. Ужгород, ул. Проектная, 4