Устройство для последовательного выделения единиц из п- разрядного двоичного кода

 

П,.„И(:ф НИЕ

ИЗОБРЕТЕН ИЯ

Союз Советскик

Социалистических республик ()690476

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву —(22) Заявлено 07.07.77 (21) 2504715/! 8-24 с присоединением заявки № (23) Приоритет— (51) М. Кл

G 06 F 7/06

Гасударственный аатеатет

СССР ав делам изабратеиай и аткрмтай

Опубликовано 05.10.79. Бюллетень №37

Дата опубликования описания 15.10.79 (53) УДК 681.327 (088.8) (72) Авторы изобретения

Л. A. Долбилов и 1О. Я. Медведевских

Специальное конструкторское бюро промышленной автоматики, г. Омск (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЫДЕЛЕНИЯ

ЕДИНИЦ ИЗИ-РАЗРЯДНОГО ДВОИЧНОГО КОДА

Изобретение относится к области вычислительной техники и моает быть использовано в ассоциативных запоминающих устройствах и схемах выбора приоритета.

Известно устройство для последовательного выделения единиц нэ заданного и-разрядного двоичного кода, содержащее два последовательно соединенных регистра, блок выделения единиц, блок исключения выделенных единиц, преобразователь номера выделенной единицы в двоичный код и дешифратор двоичного кода номера разряда выделенной единицы 11 . Одни входы боока выделения единиц соединены с выходами блока исключения выделенных единиц, другие — с информационными входными шинами. Входы первого регистра связаны с выходами преобразователя номера выделенной единицы в двоичный код, входы которого соединены с выходами блока выделения единиц. К входам второго регистра подключен дешифратор двоичного кода номера разрядад выделенной единицы, выходы которого соединены с входами блока исключения выделенных единиц, Блок выделения единиц заполнен таким образом, что каждый разряд исходного кода в зависимости от того, содержит он единицу или ноль, запрещает или разрешает соответственно обработку разрядов, расположенных правее этого разряда.

Недостатком известного устройства является большая сложность, обусловленная применением двух регистров, шифратора, дешифратора, а также большим количеством информационных связей, резко возрастающих с увеличением разрядности исходного кода.

Наиболее близким техническим решением к.данному предложению является устройство для последовательного выделения единиц изп-разрядного двоичного кода, содержащее выполненные на триггерах вспомогательный регистр, основной регистр, соединенный своими выходами с выходами устройства, однотипные ячейки, каждая из которых содержит элемент ИЛИ и два элемента И, при этом первый вход элемента ИЛИ каждой ячейки, начиная с второй, соединен с выходом первого элемента И предыдущей ячейки, выход элемента ИЛИ каждой ячейки подключен

Формула изоб(эетенил К П Е P B hl M B X O 3 3 M П Е Г) В О ГО ! ." " 0 Р О Г О Э Л Е М Е и3 O13 И ",To(()3(e ЯчеЙКИ, BTOph(ВХОДЫ f(c)ti)рых сосВ HfIe)3bI cooTBGTcTBe HH0 с HHB(Р(.НОЙ H ПРЯмОЙ Входными и нфÎpM 3((H(2HHыми (е(и е(я ми« выход первого элемента И последней ячей(п( соединен с первым Входом элемента И,",1( первоЙ ячеЙКН. 1(роме Tr)ro, HBBecTf foe .,::тройство содержит блок фиксации последней единицы, который через схем у зад".рэ«ки

СВЯЗЯН С ОДНИМ ИЗ ВХОДОВ ОДНОГО ИЗ ЭЛСЧЕНТоВ И, 3 через эту же схему задержки, элемент HE и другой зл «менг И блок фикса ции последнеи единицы связан с HpI г-1!., входом одного из элементов И, Вь(ход к ;-орого подключен K соответствуюп(.: вх«дям триггеров вспомогательного регнсг:;)3:

Iредостатком данного устройс.г Haxf(eòСЯ ЕГО СЛОЖПССТЬ «I ПРДОСТ 3 "«:: . . Ц(-.!(ОКЯЯ надежность.

Цглью изобретения я!)л ICTC -(«ппощение устройства.

Цель достигается тем, (TÎ В х«стрОЙство

В((едсн триггер, выход которого соединен с, Вторым входом элсч HTH ИГIH первой

5fr(CHHf3, ПЕРВЫЙ Е(ХОД Т1)ИГГЕ1)д ПОДКЛIОЧЕН к шине установки в исходное состоян((е.

БтОрОн вход TpHI feра соединен с тактигу о:цпчи Входами триггеров основного регистра и первой тактовой шиной„другие Вхзды т )игfepoB ос,!OB1(oro регисгрд < оединепы

C 3 hfX0)(aMH (ООТВЕТСТВУIOBfHX TPI(I f eDOB ВС(IOмогателнпого регистра, один Bx()il, каи о:--o из KOTOpf>fx ÎeäèlleH с ВыхОДОМ Вто1)ОГО элсмента И соответствующей Ячейки, таlсгffp) 10ЩИС ВХОДЫ ТРИГГЕPO«B ВСПОМОГЯТСЛ(Ь(((ЭГ(Э

Г((СТ(ЭЯ COBÄÈÍÅ((Ы С Ef ОРОЙ Так (ОНОЙ ШИ(ЮЙ, выход каждого триггера основного регистры, кроме последнего, подклк)чен к втором .:=xojJ)r 3J3eMcE1T3 ИЛИ COOT(3QTOTB) юц(ей ЯчеЙки блока Выделения единиц,- выход последнего триггера основного регистра соединен с треThHM Входом элемента ИЛИ первой ячейю(.

На черт "жс п()ед«ставлее(3 блок-схема устройства.

Устройство содержит основной регистр 1, Выполненный на триггерах 2, Bcf(0230(3Te«ff«ный регистр 3, Выполненный на триггера): 1, оде(отипные ячейки 5, элементы ИЛИ 6« элементы l 7 H 8, триггер 9, первая та((тое(3«3 шпнд 10, Вторач тактовая шина 11, шина 12

«УСТ 3 НОВКИ В И СХОДНОЕ:ÎÑÒÎß Ни Е.

Входы триггеров 2, 4 и 9 и выходы основного регистра 1 являются соответс-венно Входами и выходами устройства.

Устройство для выдсления:- диниц из 3-разряд!И)го двоичного ходя работает следующим образом.

Б исходном состоянии Все т1)нггерь(2 и 1 регистров 1 и 3 устанавливаются в исходное. нулевое состояние, 3 триггер 9 -- в единичное.

При Выделении единиц из л -разряднсго кода значения разрядов исходного кода по3

) (Э

5 зв ,Ев

А 3

g (! ступают H:, входы элементов И 7 и 8, причем па Bx0)(iç(элементОВ И 7 зна fe HHB p33 р533 03

ПОДЯЮТ(Я l3 ПРЯМОМ КОДЕ, 3 НЯ ВЫХОДЫ ЭЛЕментов И 8 -- в инверсном. Поскольку

TpHf (ep 9 Ifaxo1EHYc53 в едие(ичном сОстОяннн, на В.(олах элемента И 7 первой ячейки 5 присутству(от два разрешающих сигнала.

Если значение первого разряда исходного кода равно единице, при подаче на шину 10 тактового импульса первый триггер 4 Вспомогательного регистра 3 устанавливается

В единичное состояние.

При подаче тактового импульса на шину

11 производится перезапись содержимого вспомогательного регистра 3 в основной регистр I и установка триггера 9 В нулевое состояние, при этом на выходе первого триггера 2 основного регисгра 1 появляется единичный сигнал, означающий !31«(деле(3ие перВой единицы нз исходного кода.

Б -::.-:учае, если зпя;ение первого разряда исход((ого кода равно нулк), .. Два разреп(акпцих си Ila.aa будут присутствовать на входах элемента И 8 первой ячейки 5, в результате чего сигнал с Выхода элемента

И 8 поступает па вход Второй ячейки 5.

Б зависимо, сти от того,,какое значение имеет разряд кода, .поступакиций на следующую ячейку 5, сигнал с выхода первого триггера 2 записывается во второй триггер 2 илн поступает на вход последующей ячейки 5. Предположим, чт() значения разрядов исходного кода 101...01. Б соответствии -. Вышеизложенным после первого такта будет Вь!делена первая единица, 0 чем будет свидетельствозать ((a)(H«f(e единицы на выходе первого триггера 2, прп этом с выходов последующих тчиггеров 2 ;;„leT сниматься сигнал ноль.

Далее, к выдел нию следующей единицы исходного кода подготавливается третья ячейка 5, при этом на выходе третьего слова триггера 2 flpHcyTCTBye.. разрешающий сигнал и в этот триггер записывается единица.

Таким образом, с Выхода устройства снимается сигнал 00100...0, что соответствует выделению следу(ощей единицы исходного

КОДЯ..

Дальнейшая работа устройства аналогична описанному выше.

Та ки м образом, предл агаемое устройство для выделения единиц из!3-разрядного двоичного кода Является более простым, а следовательно, и более надежным по сравнению

С,, известными устройствам(н, предназначеннь(А!33 для той же цели. Отсутствие в заявляемом устройстве- таких элементов, как

Исключающее ИЛИ, схема задержки и ряда других элементов обеспечивает не только простоту н надежность устройства, но и повышает унификацию изделия.

Устройство для последовательиоге вы,)=. ения единиц из и -разрядного двоичного

690476

Составмтель Е. Пупырев

Редактор Б. Герцем Текред О. Луговав Корректор A. Грмценко

Заказ бйб7!4Ь Тмрааг 780 П одммсмое

ЦИ И И ПИ Государственного комктета СССР мо делам изобретений и открытий

l l 3035, Москва, Ж вЂ” 35, Раушскак наб,, д. 4/5

Филиал П П П «Патента, r. Ужгород, ул. Проектнав. 4 кода, содержащее выполненные на триггерах вспомогательный регистр, основной регистр, соединенный своими выходами с выходами устройства, однотипные ячейки, каждая из которых содержит элемент ИЛИ и два элемента И, при этом первый вход элемента

ИЛИ . каждой ячейки, начиная с второй, соединей с выходом первого элемента И предыдущей ячейки, выход элемента ИЛИ каждой ячейки подключен к первым входам первого и второго элементов И этой же ячейки, вторые входы которых соединены соответственно с инверсной и. прямой входными информационными шинами, выход первого элемента И последней ячейки соединен с первым входом элемента ИЛИ первой ячейки, отличающееся тем, что, с целью упрощения устройства, оно содержит триггер, выход которого соединен с вторым входом элемента ИЛИ первой ячейки, первый вход триггера подключен к шине устачовки в исходное состояние, второй вход триггера соединен с тактирующими входами триггеров

6 основно, о регистра и первой тактовой шиной, другие входы триггеров основного рс гистра соединены с выходами соответствующих триггеров вспомогательного регистра, один вход каждого из которых соединен с выходом второго элемента И соответствующей

3 ячеики. тактирующие входы триггеров вспомогательного регистра соединены с второй тактовой шиной, выход каждого триггера основного регистра. кроме последнего, подключен к второму входу элемента ИЛИ соответствуюн ей- ячейки блока выделения единиц, выход последнего триггера сгсновного регистра соединен с третьим входом элемента ИЛИ первой ячейки.

Источники информации, 1з принятые во внимание при экспертизе

1. Авторское свидетельство СССР

34 278215, кл. G 06 F 5/02, 05.08.70.

2. Авторское свидетельство СССР

Ме 475616, кл. G 06 F 1/04, 05.03.73 (прото16 тип)