Устройство для определения функций распределения

 

(72) Авторы изобретения

Б. К. Лещев и Э. П. Тихонов (il ) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ФУНКЦИЙ

PAC ПРЕД Е ЛЕ НИ Я

Изобретение относится к вычислительной технике, в частности к техническим. средствам вычислительной техники, прецназначенным цля измерения вероятност-. ных характеристик случайных процессов.

Известно устройство, предназначенное цля параллельного измерения функций распрецеления (Ф.P.) $1).

Однако оно не имеет такого положительного качества, как инвариантное к

30 характеру изменения Ф.P. постоянство погрешности восстановления.

Известно устройство для измерения функций распределения случайных сигна15 лов, сохраняющее постоянство погрешности восстановления, содержащее блок сравнения, первый вход которого является входом устройства, а второй подключен к выходу преобразователя коц-напряжение, вход которого соецинен с выходом сумматора, выход блока сравнения соецинен с первым входом элемента исключительно

ИЛИ, второй вхоц которого подключен к задатчику вероятности, а третий к первому выходу блока управления 2

Недостатками этого устройства являются низкая скорость сходимости итерационного алгоритма и последовательное во времени измерение ординат функций распрецеления, что увеличивает продолжительность процесса измерения и заставляет увеличивать длительность реализации случайнбго процесса.

Цель изобретения — увеличение быстродействия устройства при: сощранейии постоянства погрешности восстановления

Ф.P., независимо от ее вила.

При параллельном измерении значений аргументов Ф.P. (уровней ограничения входного сигнала) при заданных значениях ее ординат шаг итерации (величина, на которую изменяется уровень ограничения вхоцного сигнала на некоторых заранее выбранных тактах измерения) ступенчато уменьшается с увеличением текушего обьема выборки.

Указанная цель достигается тем, что.

723587 в устройство введены три счетчика, блок памяти,. блок элементов И, элемент за.:,.-.-ржки, коммутатор и дешифратор, выход которого соединен с первым входом блока элементов И, второй вход которого подклю <ен к выходу элемента исключительнО ИЛИ р а выхОд — к пере o входу сумматор,;., второй вход которого соединен с выходом блока памяти, входы которого соединены соответственно с выходом сумматора, со вторым выходом блока управления и с выходом первого счетчYiKcii сoenииенHblM cî Bходами Bторого счетчика и задатчика вероятности, вход первого счетчика соединен с третьим выходом блока управления, выход второго счетчика подключен к первому входу коммутатора, второй вход которого соединен с выходом элемента задержки, а выход коммутатора подключен через третий счетчик ко входам дешифратора и элемента задержки, На чертеже представлена блок-схеМп предлагаемого устройства..

Выход блока 1 сравнения (EC) соединен с входом элемента 2 исключительно — ИЛИ. Б торой вход последнего подключен к выходу задатчика 3 вероятности. Этот задатчик может быть выполнен в виде управляемого делителя частоты.

В известном устройстве его роль выполняют генератор импульсов случайной амплитуды, второй амплитудный дискриминатор и регулятор уровня выборки. Вход ЕС

1 через преобразовагель 4 код-напряжение (ПКН) соединен с выходом суммато— ра 5. Информационный вхоц и выход блока 6 памяти соединены соответственно с выходом и входом сумматора 5, а адресный вход - с выходом счетчика 7 числа

Ординат, со входами задатчика 3 вероятности и счетчика1 8 обьема выборки. ВыХОД ЦОСЛЕДНЕГО СОЕДИНЕН СО ВХОДОМ КОМмутатора 9, выход которого соединен со входом, а адресный вход через элемент

l0 задержки — с выходом счетчика 11 изменения шага и входом дешифратора;

12. Выход последнего через блок 13 элементов И, управляюший вход которых подключен к выходу элемента 2 исключительно - ИЛИ, соединен со вторым входом сумматора 5. Вход счетчика 7 числа ординат, стробируюшие входы блока 6 памяти и элемент исключительно ИЛИ, а также выход счетчика 8 подключены соответственно к выходам и входу блока управления,. роль которого в известном устройстве выполняет стробируюший ге не pQTop.

Устройство работает следуюшим образом.

Из ячейки блока 6 памяти, адрес которой определяется кодом счетчика 7 числа ординат, вы бирае тся код напряжения уровня ограничения входного сигнала и через сумматор 5 и преобразователь 4 поступает на вход блока 1 сравнения, где сравнивается с входным напряжением. Ре-. зультат сравнения в виде напряжения логического "0" или "1 подают на вход элемента 2 исключительно ИЛИ. На второй его axon поступает сигнал с выхода задатчика 3 вероятности, причем напря= же ние этог о с игнала при н им де т значе нне логической 1" с вероятностью, равной значению измеряемой ординаты Ф.Р. Это зна ение определяют состоянием счетчика 7 числа Ординат. Элемент 2 подает на блок 1 3 элементов И сигнал разрешения сложения кода на выходе дешифра— тора 12 с кодом на выходе блока 6 па25 мяти в случае наличия напряжения логической "1" на ее первом входе и логического "0" "a втором входе, Сигнал разрешения вычитания подают в противоположном случае. ВО всех Остальных слу30 чаях сигнал HE: nblxonc элемента исключительно ИЛИ Отсутствует. Скорректированный в сумматоре 5 код напрякения уровня Ограничения входного сигнала записывается в блок 6 памяти по тому же адресу. После этого код счетчика 7 числа ординат увеличивается на единицу, из блока 6 памяти выбирают следуюшее значениее кода напр яже ния ур Овня Огра ничения входного сигнала и такт измерения

40 повторяют, После коррекции всех значений кода напряжения уровня ограничения входного сигнала счетчик 7 числа ординат сбрасывают на "0", код счетчика 8 объема выборки увеличивают на единицу и цикл измерения повторяют до момента достижения заданного объема выборки.

Коммутатор 9; элемент 10 задержки, счетчик 11 изменения шага и дешифратор 12 составляют схему изменения ша$0 га итерации (величины, на которую изменяется код напряжения уровня ограничения входного сигнала на каждом такте измере ния.

Как показывает анализ и моделирование, скорость сходимости и статическая погрешность итерационного алгоритма, псьложенного в основу работы предлагаемого устройства, зависят от величины шага

6 ния, первый вход которого является входом устройства, а второй подключен к выходу преобразователя код-напряжение, вход которого соединен с выходом cóìматора, выход блока сравнения соединен с первым входом элемента исключительно ИЛИ, второй вход которого подключен к задат ику вероятности, а третий — к первому выходу блока управления, о т— личаюшеесятем, что,сцелью повышения быстродействия, в устройство введены три счетчика, блок памяти, блок элементов И, элемент задержки, коммутатор и дешифратор, выход которого соединен с первым входом блока элементов

И, второй вход которого подключен к выходу элемента исключительно — ИЛИ, а I выход — к первому входу сумматора, второй вход которого соединен с выходом блока памяти, входы которого соединены соответственно с выходом сумматора, со вторым выходом блока управления и с выходом- первого счетчика, соединенным со входами второго счетчика и задатчика вероятности, вход первого счетчика соединен с третьим выходом блока управления, BbIxoG второго счетчика подключен к первому входу коммутатора, второй вход которого соединен с выходом элемента задержки, выход коммутатора подключен через третий счетчик ко входам дешифратора и элемента задержки.

Источники информации принятые во внимание при экспертизе

l. Мирский Г. Я. Аппаратурное определение характеристик случайных процессов. М., Энергия", 1972, с. 330.

2. Авторское свидетельство СССР

% 235412, кл. G 06 F 15/36, 1967.

723587 итерации. Чем больше шаг итерации, тем выше скорость сходимости и тем больше погрешность измерения функции распределения. Поэтому для сокрашения времени измерения при сохранении требуемой ста5 тической погрешности величина шага итерации ступенчато уменьшается с ростом обьема выборки.

Устройство изменения шага итерации работает следуюшим образом.

В начальном состоянии счетчики 8 и

11 устанавливают на "0 . При этом с выхода дешифратора 12 на вход блока 13 элементов И поступает код, соответствуюший половине диапазона изменения нап- 15 ряжения уровня ограничения входного сигнала. При достижении кодом счетчика 8 значения 2 сигнал с выхода коммутао тора 9 увеличивает на единицу код счетчика 11 изменении шага. Последний че- 20 рез дешифратор 12 выдае на вход блока

13 элементов И код равный 1/4 диапазона изменения напряжения уровня ограничения входного сигнала и через промежуток времени, определяемый элементом

10 задержки, к выходу коммутатора 9 следуюший разряд счетчика 8 объема выборки и так далее.

За один цикл измерения происходит коррекция уровней ограничения входного сиг- ЗО нала для всех ординат функции распределения если цикл измерения укладывается по времени в интервал корреляции входного сигнала и позволяет добиться того же эффекта, что и при параллельном З5 измерении при меньших аппаратурных затратах.

Формула изобретения

Устройство для определения функций 4, распределения, содержашее блок сравне723587

Составитель В. Жовинский

Редактор Н. Кравцова Техред M. Келемещ Корректор Т. Скворцова

Заказ 369/27 Тираж 751 Подписное

ПНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., a. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4