Устройство для формирования адресов датчиков

 

Союз Советсник

Социалистических

Республик (iiI 732873 (61) Дополнительное к iBT. свнд-ву (22) Заявлено 21.11.77 (21) 25т5882/18;21. (5f)M. Кл.

G 06 Р 9/20 с присоединением заявки ¹

Гооударстввииый комитет (23) Приоритет по делам изооретений и открытий

Опубликовано 05.05.80. Бюллетень М 17 (53) УД К 681.326., Э (088.8) Дата опубликования описания 07.05.80

Л. П. Грузнов, М. Я. Дроздов, B. П. Карпычев, Ю. К. Кутьин и М. Л. Грузнов (72) Авторы изобретения

Ивановский научно-исследовательский. институт хлопчатобумажной промышленности (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСОВ

ДАТЧИКОВ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в автоматизиpoBBHHbIx системах управления технологическими процесс ами.

Известны устройства Г1) для форми5 рования адресов датчиков, содержащие регистр номера канала, счетчик, схему сравнения, тактовый генератор, память и блок упр авл ения.

Функциональные возможности этих устройств ограничены, так как они не позволяют проводить выборочный опрос датчиков.

Наиболее близким по технической суш15 ности к изобретению является устройство

f2) для формирования адресов датчиков, содержащее эле менты И, дешифратор, регистр конечного адреса, соединенный выходом с первым входом схемы сравнения, второй вход которой подключен к первому выходу регистра начального адреса, и генератор импульсов, соединенный выходом с первым входом первого элемента

И, выход второго элемента И соединен с выходом устройства, Однако эти устройсгва сложны и имеют жесткий алгоритм работы,. Такой алгopHTM снихсает IIpoIIfcKEI5 10 способность системы., в которой используется устроиство, так как формирование заданной извне последовательности адресов выполняется с постоянной скоростью, не зависящей от скорости изменения состояний датчиков. В результате изменение состоянич датчиков, адреса которых не попали в данный цикл опроса, не фиксируется.

Целью изобретения является упрощение устройства.

Поставленная цель достигается тем, что в предлагаемое устройство введены реле времени, элемент ИЛИ и интегратор, вход которого является управляющим входом устройства, информационные входы которого соединены через элемент

ИЛИ со входом реле времени ц входами третьего и четвертого элементов И, уп7. 3287 равляющие входы которых подключены к соответствующим выходам реле времени. Выход третьего элемента И соединен со входом регистра конечного адреса, выход четвертого элемента И вЂ” с первым входом регистра начального адреса, второй вход последнего соединен с первым выходом первого элемента И, а выход через дешифратор — с первым входом второго элемента И, второй вход 10 которого соединен со вторым выходом первого элемента И, второй и третий входы которого подключены соответственно к выходу схемы сравнения и интегратору.

На чертеже представлена структурная 15 схема устройства.

Оно содержит реле 1 времени, регистр

2 начального адреса, регистр 3 конечного адреса, дешифратор 4, схему 5 сравнения, генератор 6 импульсов, интегратор 7, первый 8, второй 9, третий 10 и чу вертый 11 элементы И и элемент ИЛИ

12, информационные входы 13 и управляющий вход 14.

На чертеже показан также вариант схемы устройства (3) для сопряжения .датчиков с вычислительной машиной (ВМ), где устройство для формирования адреса может быть использовано. Это устройство содержит блок 1 5 формирования им- ЗО пульсов, блок 1 6 буферной памяти, групповой блок 17 кодирования, блок 18 cor ласования, выходной регистр 19 и элемент ИЛИ 20.

Устройство работает следующим обра- З зом.

В момент изменения состояния датчика на соответствующий вход блока 15 подается импульс произвольной амплитуды и длительности. По этому импульсу блок 15 формирует импульс строго заданной амплитуды и длительности и выдает его на соответствующий вход блока 16, где этот импульс записывается в ячейку памяти данного датчика.

Специальный генератор блока 16 организует выдачу сообщений и срабатывании датчиков на выход блока, откуда это сообщение в виде одиночного импульса следуел на требуемый вход группоaoro блока 17, где импульс преобразуется в параллельный код адреса сработавшего датчика. С выхода блока 17 код адреса по обшей для всех датчиков связи поступает на вход блока 18 и далее на элемент ИЛИ 20 и выходной регистр

19. Элемент ИЛИ 20 формирует импульс, являющийся сигнаиом ВМ о записи оче3

4 редного сообщения в выходной регистр

19. Получив этот сигнал, ВМ осуществляет перезапись содержимого выходного регистра 19 в свою оперативную память и переводит его в нулевое состояние.

При необходимости принудительного опроса одного или группы датчиков на информационный вход 13 устройства от

ВМ приходит сначала код начального адреса, соответствующий первому из группы опрашиваемых датчиков. В рассматриваемом режиме элемент И 11 открыт, и код запоминается регистром 2. Элемент

И 10 закрыт и поэтому код начального адреса на регистр 3 конечного адреса не проходит. Элемент ИЛИ 12 по принятому коду формирует импульс, который включает в работу реле 1 времени, которое удерживает в открытом состоянии элемент И 11 и в закрытом состоянии И 10 на время прохождения первого кода из ВМ. Затем реле 1 изменяет потенциалы своих двух выходов, управляющих потенциальными входами указанных элементов И на обратные и, когда из

ВМ приходит код конечного адреса, он записывается в регистр 3 конечного адреса. После этого реле 1 времени возвращается в исходное состояние., Схема 5 сравнения, обнаружив не- соответствие кодов на выходах регистров

2 и 3 выдает разрешающий потенциал на второй вход элемента И 8. Однако этот элемент открывается лишь в том случае, если в момент получениязадания на опрос от ВМ интенсивность из менений состояний датчиков не превышает заданного допустимого уровня. При этом на вход интегратора 7 поступает серия импульсов с выхода блока 16 буферной памяти, в результате, интегрирования которых устанавливается напряжение, открывающее элемент И 8 по третьему потенциальному входу. Если же интенсивность изменений состояний датчиков высокая, напряжение на выходе интегратора 7 недостаточно для открытия элемента И 8 и опрос дат чиков заблокирован.

При открытии элемента И 8 импульсы с выхода генератора 6 поступают на вход элемента И 9. Разрешающий потенциал на его другой вход подается с выхода дешифратора 4. Дешифратор 4, оценивая состояние регистра 2 начального адреса, определяет значащие разряды элемента И 9, соответствующие выдаваемому адресу датчика и подает на них разрешающий потенциал. Импульс генера5 7328 тора 6 проходит через эти разряды, и на выходе устройства появляется адрес датчика. Кроме того, импульс генератора

6 с элемента И 8 проходит на второй вход регистра 2 и формирует на нем адрес следующего датчика.

Если после очередного цикла опроса состояния регистров 2 и 3 совпадают, то схема 5 сравнения блокирует элемент

И 8, а устройство переходит в режим lÎ ожидания нового задания на опрос датчиков ст ВМ.

Таким образом, устройство при более простой конструкции обеспечивает возможность в любой момент времени, определяемый ВМ, осуществить контроль состояния датчиков. Это необходимо при временном отказе в работе ВМ для дигностики исправности самого устройства сопряжения с ВМ с дискретными датчиками, 2О и при необходимости уточнения имеющейся информации о текущем состоянии управляемого технологического процесса.

Формула изобретения

Устройство для формирования адресов датчиков, содержащее элементы И, дешифратор, регистр конечного адреса, соединенный выходом с первым входом схемы сравнения, второй вход которой подключен к первому выходу регистра начального адреса, и генератор импульсов, соединенный выходом с первым входом первого элемента И, выход второго элемента И соединен с выходом устрой73 6 ства, о т л и ч а ю щ е е с я тем, что, с целью упрощейия устройства,h него введены реле времени, элемент ИЛИ и интегратор, вход которого является управляющим входом устройства, информационные входы устройства соединены через элемент ИЛИ со входом реле времени и входами третьего и четвертого элементов И, управляющие входы которых подключены к соответствующим выходам реле времени, выход третьего элемента

И соединен со входом регистра конечного адреса, выход четвертого элемента

И соединен с первым входом регистра начального адреса, вторым входом соединенного с первым выходом первого элемента И, а выходом — через дешифратор с первым входом второго элемента И, второй вход которого соединен со вторым выходом первого элемента И, второй и третий входы которого подключены соответственно к выходу схемы сравнения и интегратору.

Источники информации, принятые во внимание при экспертизе

1. Шушков E. И., Бодиков М. Б.

"Многоканальные аналого-цифровые преобразователи", М., "Энергия, 1975, с. 149.

2. Авторское свидетельство СССР Ф по заявке М 2300036/18-24, кл. 5 06 Г 9/00, 1975 (прототип).

3. Авторское свидетельство СССР ,% 611202, кл. G 06 F 3/04, 1.975.

lIHHHl1H Заказ 1739/39 Тираж 751 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проеткная, 4