Датчик равновероятных двоичных символов

 

1 ! с ! М

О П NC- -АН И Е

ИЗОБРЕТЕН ИЯ

Союз Советскик

Социдпистнческих

Республик (ii 752306 (6!) Дополнительное к авт. свнл-ву (22}Заявлено 10.07.78 (21) 2639811/18 — 24 (51) M. Кл.

G 06 F 1/02

G 07 С 15/00 с присоединением заявки ¹

Гасударственный комнтет (28) Приоритет

w делам нзобретеннй н открытнй

Опубликовано 30,07.80. Бюллетень ¹ 28

Дата опубликования описания 30.07.80 (53 ) УД К 681.325 (088.8) (72) Авторы изобретения

В. М. Кузнецов и В. А. Песошин

Казанский ордена Трудового Красного Знамени авиационный институт им. А. Н. Туполева (7!) Заявитель (54) ДАТЧИК РАВНОВЕРОЯТНЫХ ДВОИЧНЫХ СИМВОЛОВ

Изобретение относится к вычислительной технике, технике измерения и связи и может быть использовано при моделировании случайных процессов, при построении генераторов случайных чисел для цифровых вычислительных машин, имитаторов помех при испытании различной аппаратуры связи.

Известен датчик равновероятностных двоичных цифр, содержащий источник шума, усили!

О тель, формирователь, два вентиля, триггер и интегрирующую схему, включенную в цепь обратной связи с выхода датчика на источник шума (!).

Известен также датчик равномерно pacnpe-!

s деленных случайных чисел, содержащий собственно датчик случайных чисел, регулятор порога срабатывания, счетчик тактовых импульсов и выходной вентиль (2).

Работа его основана на использовании стабилизирующей обратной связи, а отбор символов осуществляется через некоторое число тактов работы датчика.

Известный датчик не в полной мере использует быстродействие составляющих его элементов.

Цель изобретения -- повышение быстродействия датчика.

Для достижения поставленной цели в известный датчик равновероятных двоичных символов, содержащий с; ммирующий интегратор, элемент И, выход которого является выходом датчика, вход которого соединен с первым входом элемента И и с тактируемым входом .! -К-триггера, выход которого соединен с вторым входом элемента И, введены элемент

ИЛИ, согласующий элемент и бистабильный элемент, выходы которого через элемент ИЛИ соединены со своими установочными входами, через суммирующий интегратор и согласующий элемент — со своим расширяющим входом и непосредственно подключены к J и К входам — К вЂ” триггера соответственно.

На чертеже приведена блок-схема датчика.

Датчик равновероятных двоичных символов содержит генератор 1 случайной последовательности импульсов, суммирующий интегратор 2, 752306

3 согласующий элемент 3, J-К-триггер 4, вход синхронизации которого является входом 5 тактовых импульсов (ТИ) и элемент 6 И, причем, генератор 1 состоит из двух элементов 7 и 8 ИЛИ вЂ” НЕ и элемента 9 ИЛИ.

Элементы 7 и 8 ИЛИ вЂ” НЕ со своими взаимными связями образуют бистабильный элемент, оба входа которого соединены вместе и подключены к выходу элемента 9.

При установлении бистабильного элемента в транзитное состояние "00" (по выходам элементов 7 н 8 соответственно) элемент 9 ИЛИ стремится перевести его в устойчивое состояние "01" нли "10" и наоборот, при формирования того или иного устойчивого состояния бистабильного элемента, элемент 9 ИЛИ стремится перевести его в транзитное состояние.

В момент появления с выхода элемента 9 сигнала "0" бистабильный элемент переходит в м >т одно из устойчивых состояний и сигнал 1 устанавливается на выходе того элемента 7 или 8, скорость срабатывания которого в данный момент болыпая. После установления одного из устойчивых состояний бистабильного элемента элемент 9 ИЛИ вновь переводит его в транзитное состояние, затем он случайным образом снова устанавливается в одно из устойчивых состояний и тд. Таким образом, элементы 7, 8 и 9 образуют неустойчивую систему (генератор 1 случайной последовательности импульсов), которая все время находится в режиме генерации, Скорость переходных процессов, происходящих в генераторе 1, максимально возможная и определяется реальными значениями времен задержки составляющих его элементов. Эти задержки вследствие влияния внутренних шумов являются случайными величинами. Они определяют случайность значений периода..следовании и длительности импульсов, а также случайность присутствия сигнала "1" в данном периоде импульсной последовательности генератора 1. Вероятностью появления сигнала "1" можно управлять напряжением, снимаемым с выхода суммирующего интегратора 2 и подаваемым через согласующий элемент 3 на расширяющий вход одного из элементов 7 илн 8. Это воздействие оказывает влияние на режим работы активных компонентов, например на степень насыщения транзисторов, логического элемента, что в свою очередь влияет на величину математического ожид я флу уиру ще в н з де логического элемента, при допустимом изме нении его передаточной характеристики, т.е. при сохранении функциональной работоспособности логического элемента.

Элемент 3 уменьшает шунтирующее влияние низкоомного выхода интегратора 2 на расширяющий вход логического элемента.

Выходы бистабильного элемента, т.е. выходы элементов 7 и 8, являются выходами генератора 1 случайной последовательности импульсов.

Выхо ы суммирующего интегратора 2, при данном соединении выхода его с расширяющим вхоцом логического элемента, должны быть подключены к выходам генератора 1 так, чтобы образовалась отрицательная обратная связь, например, если при увеличении напряжения с выхода интегратора 2, подаваемого через резистор 3 на расширяющий вход логического элемента 8, быстродействие этого элемента падает, следовательно, вероятность появления сигнала "1" на выходе логического элемента 7 растет, Для образования отрицательной обратной связи выход элемента 7 необходимо подключить к инвертирующему входу суммирующего интегратора 2, а выход элемента 8 — к неннвертирующему входу этого интегратора.

Считывание информации осуществляется с помощью 1-К триггера 4 н элемента 6 И.

При отсутствии тактового импульса, т.е. прн

ТИ вЂ” О, на триггер 4 действуют сигналы бистабильной ячейки. Если бистабильный элемент находится в устойчивом состоянии, то триггер

4 работает как R-S-триггер, а при транзитном состоянии бистабильной ячейки 4 работает как счетный триггер.

С приходом тактового импульса формируется случайный символ на выходе датчика за счет случайного состояния триггера 4, которое определяется как результат многократного суммирования и по модулю два сигналов с генератора 1 случайной последовательности импульсов. При этом триггер 4 не реагирует на сигналы генератора 1 в течение действия

ТИ вЂ” 1.

Наличие триггера 4 в устройстве считывания информации с датчика устраняет возникновение ложных сигналов в момент действия

ТИ вЂ” 1, которые могут возникнуть вследствие независимости частоты тактовых импульсов и частоты работы генератора 1, а также устраняет влияние транзитных состояний бистабильной ячейки на формирование выходных символов.

Частота f следования сигналов "1" с выходов генератора 1 случайной последовательности импульсов определяется как где Ьф З7 6+ g, 5 — математическое ожи752306

Г

1

Составитель А. Карасов

Техред Н. Барабулина Корректор В, Синицкая

Редактор Л. Веселовская

Заказ 4743/6

Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

5 дание суммы значений реальных задержек элементов 7 или 8 н элемента 9.

Пусть 71- Ф,в1 " Ьэ.91 асв, где t g q> — значение средней задержки логических элементов микросхем данного наименования, тогда т = t 3 ср т.е. логические элементы данной схемы надежно работают с предельно возможной частотой.

Формула изобретения г

Датчик равновероятных двоичных символов, содержащий суммирующий интегратор, элемент И, выход которого является выходом датчика, вход которого соединен с первым входом элемента И и тактируемым входом .1 — К-триггера, выход которого соединен с вто6 рым входом элемента И, о т л н ч а ю ш и йс я тем, что, с целью повышения быстродействия датчика, он содержит элемент ИЛИ, согласующий элемент и бистабильный элемент, выходы которого через элемент ИЛИ соединены со своими установочными входами, через суммирующий интегратор и согласующий элемент — со своим расщиряющим входом и непосредственно подключены к д и К входам

3 — К вЂ” триггера соответственно.

Источники информации, принятые во внимание прн экспертизе

1. Авторское свидетельство СССР Р 348991, кл. G 06 F 1/02, 1973.

И 2. Авторское свидетельство СССР М 193159,: кл. G 06 F 1/02, 1967.

Датчик равновероятных двоичных символов Датчик равновероятных двоичных символов Датчик равновероятных двоичных символов 

 

Похожие патенты:

Изобретение относится к области компьютероной техники, а именно к способам включения-выключения компьютеров (ЭВМ)

Изобретение относится к переносным телекоммуникационным устройствам с компьютером

Изобретение относится к электронному устройству обработки данных

Компьютер // 2216033
Изобретение относится к вычислительной технике, в частности к вычислительным устройствам, в которых для обработки информации используют управление потоком данных

Изобретение относится к радиотехнике

Изобретение относится к аппаратным устройствам компьютерного оборудования для использования в единой глобальной компьютерной сети

Изобретение относится к способу и устройству для обработки данных с авторскими правами и более конкретно к способу и устройству для обработки данных с авторскими правами, распределяемых через сеть связи

Изобретение относится к схемному устройству для детектирования несанкционированного вмешательства в интегральную схему

Изобретение относится к носителю данных с энергонезависимым запоминающим устройством и может быть использовано для записи больших объемов данных
Наверх