Система многоканального приема и преобразования в код аналоговых сигналов

 

Союз Советских

Социалистических

Республик

«ii 758511

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 230678 (21) 2636694/18-21 с присоединением заявки ¹ (23) Приоритет—

Опубликовано 230880Бюллетень ¹ 31

Дата опубликования описания 230880 (51)М. Кл З

Н 03 К 13/02

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681. 325 (088, 8) (72) Авторы изобретения

A И. Воителев, Л.М.Лукьянов и Д.А. Водар (71) Заявитель (5 4 ) СИСТЕМА МНОГОКАНАЛЬНОГО ПРИЕМА

И ПРЕОБРАЗОВАНИЯ В КОД АНАЛОГОВЫХ

СИГНАЛОВ

Изобретение относится к ан алогодискретным преобразователям и предназначено, в частности, для создания высокоэффективных систем много- 5 канального приема и преобразования в код аналоговых сигналов.

Известна система многоканального приема и преобразования в код аналоговых сигналов, содержащая комму- 10 татор входных аналоговых сигналов, выходом соединенный с входом аналого-цифрового преобразователя (АЦП), кодовые выходы которого соединены с информационными входами блока памяти (11 .

Недостатком этой системы является низкая пропускная способность, так как в ней преобразование по каждому каналу выполняется полнотактными из- 20 за отсутствия возможности использования результатов преобразования предыдущего цикла преобразования в последующем. Наиболее близкой по техническому 25 решению является система многоканального приема и преобразования в код, аналоговых сигналов, содержащая коммутатор, соединенный адресными входами с первыми выходами блока управ- 30 ления, вторые выходы которого соединены с первыми входами блока па-мя ти, аналого-цифровой преоб раз ова-тель параллельно-последовательного типа, в котором аналоговый вычитатель соединен первым входом с выходом коммутатора, вторым входом — с выходом цифро-аналогового преобразователя, третьим входом — с третьим выходом блока управления и выходом — с входом преобразователя считывания, соединенного первым и вторым выходами соответственно с первым и вторым входами блока управления и третьими выходами — с входами преобразователями код — код, выходы которого соединены с первыми входами первого и второго блоков записи, выходы первого из которых соединены с первыми входами реверсивного счетчика, первые выходы второго блока записи соединены с первыми входами регистра, выходы блока памяти соединены с вторыми входами первого и второго блоков записи, тре тьи входы блоков записи соединены с четвертым выходом блока управления, пятый и шестой выходы которого соединены соот758511 нетственно с четвертыми входами первого и второго блоков записи, выходы реверсивного счетчика соединены с первыми входами цифро-аналогового преобразователя и вторыми нходамк блока памяти, третьи входы которого соединены с выходом старшего разряда и кодовыми выходами регистра и r. вторыми входами цифро-аналогового преобразователя,.вторые входы регистра и реверсивного счетчика соединены с седьмым выходом блока управления, восьмой выход которого соединен с третьим входом реверсивного счетчика, Кроме того, девятый выход блока управления соединен с четнертым входом реверсивного счетчика, а второй и третий выходы второго блока записи соответственно соединены с единичным и нулевым входами старшего разряда регистра (2).

Недостатком этой системы является 20 низкая прогускная способность из-за необходимости частого выполнения такта аналоговой коррекции между тактами преобразования.

Цель изобретения — повышение пропускной способности системы.

Поставленная цель достигается тем, что система многоканального приема и преобразования н код аналоговых сигналов, ссдержаШая коммутатор, соеди- щ ненный адресными входами с первыми выходами блока управления, вторые выходы которого соединены с первыми входами блока памяти, аналого-цифровой преобразователь параллельно-последовательного типа,н котором аналоговый вычитатель соединен первым входом с выходом коммутатора, вторым входом — с выходом цифро-аналогового преобразователя, третьим входом третьим выходом блока управления и выходом — с входом преобразователя считывания, соединенного первым и вторым выходами соответственно с первым и вторым входами блока управления и третьими выходами — с входами преобразователя код-код,ныходы которого соединены с первыми входами первого и второго блоков записи, выходы первого из которых соединены с п рв м входами Р вер ивного счет- 50 чика, первые выходы второго блока записи соединены с первыми входами регистра, выходы блока памяти соединены со вторыми входами первого ивторого блоков записи, третьи входы блоков записи соединены с четвертым выходом блока управления, пятый и шестой выходы которого соединены соответственно. с четвертыми входами первого и второго блоков записи, выходы реверсивного счетчика соединены б0 с первыми входами цифро-аналогового преобразователя и вторыми входами блока памяти, третьи входы которого соединеиы старшего разряда и кодовыми выходами регистра и с вторыми вхо- б5 дами цифро-аналогового преобразоват. ля, вторые входы регистра и ренерсив ного счетчика соединены с седьмым выходом блока управления, восьмой выход которого соединен с третьим входом реверсивного счетчика, дополнительно содержит триrrер, одноразрядный блок записи, элементы задержки, элементы

И и элементы ИЛИ, причем нулевой вход триггера соединен с выходом первого элемента задержки, выход второго элемента задержки соединен с третьим входом блока управления, четвертый вход которого соединен с выходом триггера и с первыми входами элементов И, второй вход первого элемента

И соединен с четвертым входом второго блока записи, выходы второго и третьего элементов И соединены соответственно с входами первого и второго элементов задержки, вторые входы второго и третьего элементов И соединены соответственно с выходами первого и второго элементов ИЛИ, перный из которых первым входом соединен с третьим входом реверсивного счетчика, входы третьего и четвертого элементов задержки соединены соответственно с нулевым и единичным выходами одноразрядного блока записи, соединенного первым входом с выходом старшего разряда регистра, нторым входом — с выходом блока памяти, третьим входом — с единичным входом триггера и с третьим входом блока записи, четвертым входом — с выходом первого элемента И, выход третьего элемента ИЛИ соединен с четвертым входом реверсивного счетчика, первый вход третьего элемента

HJJH соединен со вторым входом первого элемента ИЛИ и с девятым выходом блока управления, выходы четвертого и пятого элементов ИЛИ соединены соответственно с единичным и нулевым входами старшего Разряда регистра, выход третьего элемента задержки соединен со вторым входом третьего элемента ИЛИ и с первыми входами второго и четвертого элементов ИЛИ, второй вход последнего из которых соединен со вторым выходом второго блока записи, третьим выходом соединенного с первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента задержки и вторым входом второго элемента

ИЛИ.

На чертеже представлена структурная схема системы многоканального приема и преобразования в код .аналоговых сигналов.

Система содержит коммутатор 1, блок памяти 2, блок управления аналого-цифровой преобразователь 4 параллельно-последовательного типа, аналоговый вычитатель 5, преобразователь считывания б, преобразователь (DAII) 8, ренврсинный счетчик 9, пер758511 вый блок записи 10, регистр 11, старший разряд 12 регистра,.второй блок записи 13, триггер 14, первый

15 и второй 16 элементы задержки, первый 17, второй. 18 и третий 19 элементы, первый 20 и второй 21 элементы ИЛИ, одноразрядный блок записи

22, третий 23 и четвертый 24 элементы зацержки, третий элемент ИЛИ 25, четвертый 26 и пятый 27 элементы ИЛИ.

Система работает следующим образом, Во время первого цикла преобразования, когда в блоке 2 еще отсутству от коды, соответствующие значениям аналоговых сигналов, поданных на входы коммутатора 1. В данной системе, как и в прототипе, осуществляется режим загрузки блока 2, при котором по каждому каналу коммутатора

1 выполняются полные (двухтактные) преобразования. В результате формируются и запоминаются начальные коды, соответствующие всем входным аналоговым сигналам.

В первом такте преобразования вычитатель 5 имеет передаточный коэффициент такой величины, вто при значении входного сигнала, равного максимально допустимой величине диапазона изменения входных сигналов, на выходах преобразователя 6, являющихся выходами его компараторон, устананливается максимальный позиционный код.

Этот код преобразуется преобразователем 7 н двоичный код с максимальным значением 2 -1. Поэтому входной сигнал, имеющий любое другое значение внутри допустимого диапазона изменения, преобоазуется н соотнетствующий двоичный код со значением, лежаший в интервале от 0 да 2 -1. Код, k образованный н первом такте на выходах преобразователя 7, далее записывается через блок 10 в счетчик 9, выходы которого управляют преобразонателем 8. Выходной сигнал последнего вычитается из входного преобразуемого сигнала в вычитателе 5, который также усиливает этот разнсстный сигнал, После этого блок 3 формирует другой уровень сигнала, управляющего значением передаточного коэффициента вычитателя 5, который увеличивается в 2" раз сравнению со значением, имевшим место в первом такте преобразования. В результате этого усиленный в 2 раз разностный сигнал приводится к тому же диапазону изменения входных сигналов.

Поскольку в рассматриваемом АЦП параллельно-последовательного типа чувствительность компараторов преобраэователя 6 обычно в (2" ) раз пренышает величину кванта преобразователя, к моменту начала выполнения второго такта нередко значение выходного сигнала вычитателя 5 выходит

65 за пределы диапазона входных сигналов, что принодит к срабатыванию одного иэ граничных компараторов преобразователя 6 и появлению соотнетствующего сигнала на его первом или втором выходе. Анализ состояния сигналов на этих выходах производится в блоке 3, При наличии одього из них блок 3 формирует импульс, который проходит на третий или четвертый вход счетчика 9, увеличинач или умен ьша я е го соде ржи ма е н а еди ни цу .

Одновременно с этим чачинает изменяться на соответствующую величину .выходной сигнал ЦАП 8. Через некоторое время, определяется максимально возможным временем переходного процесса на выходе ЦАП 8, устанавливается новое значение аналогового сигнала на нходе преобразователя 6. В этом состоит выполнение такта аналоговой коррекции между первым и вторым так тами преабразав ани ч .

Такт аналоговой коррекции заканчивается н момент изменения сигнала на первом или втором ныха :ах преобразователя 6, инициировавшего эту коррекцию.

Затем блок 3 выполняет второй такт считывания кода с выходов преобразователя 7 н регистр 11 через блок 13. Далее код с выходов счетчика 9 и регистаа 11 перезапи=ынается н соотвествующую ячейку блока 2, чем заканчивается выполнение полнатактного преобразования аналогового сигнала по данному каналу.

После выполнения днухтактных преобразований по всем каналам коммутатора 1 и записи кодов их результатов в ячейки блока 2 блок 3 переходит к выполнению следующего цикла преобразования. Начиная са второго цикла, н системе выполняется толька второй такт преобразования. Причем выполнение этого такта начинается с записи кода предыдущего результата преабразонания из соответствующей ячейки блока 2 н счетчик 9 через блок 10 и в регистр 11 через блок 13.При этом, в отличие от прототипа, в рассматриваемой системе в старший разряд 12 регистра 11 код записывается инверс— ным по отношению к значению разряда, поступающему по к-му выходу блока 2.

Операция инверсной записи н старший разряд регистра выполняется с помощью выведенных элементон 22, 23, 24, 26 и 27. При значении 0 в этом разряде сигнал с выхода элемента 23 поступает также через элемент

25 на четвертый вход счетчика 9, уменьшая его содержимое на единицу.

B результате этих операций код, установленный в счетчике 9 и регистре

11, меньше на 2 -1 значения кода, К хранящегося в соответствующей ячейке блока 2 ° Это приводит к относи75851) тельному смещению уровней сравнения на входах компараторов преобразователя б на величину, равную половине шкалы и позволяет исключить необходимость выполнения аналоговой коррекции после записи кода результата предыдущего преобразования в случае, если входной сигнал за время предыдущего цикла изменился на величину с 2 -1 квантов. к

Итак, введение в систему триггера блока одноразрядной записи, элементов задержки и элементов И и ИЛИ приводит к существенному повьнаению

-ее пропускной способности, так как практически исключаются такты аналоговой коррекции, начиная со второго цикла преобразований.

Формула изобретения

Система многоканального приема и преобразования в код аналоговых сигналов, содержащая коммутатор, соединенный адресными входами с первыми выходами блока управления, вторые выходы которого соединены с первыми в ходами блок а и амя ти, аналого-цифровой преобра з ова тель параллельно-последовательного типа,в котором аналоговый в ыч и та тель соедин ен первым входом с выходом к омму та тора, в торым в ходом— с выходом цифро-аналогового преобразователя, третьим входом — с третьим выходом блока управления и выходом— с входом преобразователя считывания, 35 соединенного первым и вторым выходами соотв етств ен но с первым и в торым входами блока управления и третьими выходами — с входами преобразователя код-код, выходы которого соединены с Ю первыми входами первого и второго бло ков записи, выходы первого из которых соединены с первыми входами реверсивного счетчика, первые выходы второго блока записи соединены с первыми вхо- 45 дами регистра, выходы блока памяти соединены со вторыми входами первого и второго блоков записи, третьи входы блоков записи соединены с четвертым выходом блока управления, пятый и шес той выходы которого соединены соответственно с четвертыми входами первого и второго блоков записи, выходы реверсивного счетчика соединены с первыми входами цифро-аналогового преобразова- теля и вторыми входами блока памяти, третьи входы которого соединены с выходами старшего разряда и кодовыми выходами регистра и со вторыми входами цифро-аналогового преобразователя, 6О вторые входы регистра и реверсивного счетчика соединены с седьмым выходом блока управления, восьмой выход которого соединен с третьим входом ревер сивного счетчика, о т л и ч а ю щ а я с я тем, что, с целью повышения пропускной способности, в нее введены триггер, одноразрядный блок з аписи, элементы задержки, элементы И и элемен ты ИЛИ, причем нулевой вход три rгера соединен с выходом первого элемента задержки, выход второго элемен та з адержки с оединен с третьим входом блока управления, четвертый вход которого соединен с выходом триггера и с первыми входами элементов И, второй вход первого элемента

И соединен с четвертым входом второго блока записи, выходы второго и третьего элементов И соединены соответственно с входами первого и второго элементов з адержки, вторые входы в торого и тре ть его элемен тов И соединены соответственно с выходами первого и второго элементов ИЛИ, первый из которых первым входом соединен с третьим входом реверсивного счетчика, входы третьего и четвертого элементов задержки соединены соответственно с нулевым и единичным выходами одноразрядного блока з апис и, соединенного первым входом с выходом старшего разряда регистра, вторым входом — с выходом блока памяти, третьим входом — с единичным входом триггера и с третьим входом первого блока записи, четвертым входом — с выходом первого элемента И, выход третьего элемента ИЛИ соединен с чет-; вертым входом реверсивного счетчика, первый вход третьего элемента ИЛИ соединен со вторым входом первого элемента ИЛИ и с девятым выходом блока управления, выходы четвертого и пятого элементов ИЛИ соединены соответственно с единичным и нулевым Вхо дами старшего разряда регистра, выход третьего элемента задержки соединен со вторым входом третьего элемента ИЛИ и с первыми входами,.второ— ("o и четвертого элементов ИЛИ, второй вход последнего из которых соединен со вторым выходом второго блока записи, третьим выходом соединенного с с первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента задержкии вторым входом второго элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Шушков Е,И. и Цодиков М,Б.

Многоканальные аналого-цифровые преобразователи, Л., Энергия, 1975, с.118, рис.5-б.

2. Помехи в цифровой технике—

71. Тезисы докладов Всесоюзной научно-технической конференции, Вильнюс, 1971, с.167, рис.1.

758511

Сос тави тель Л. Беляев а

Редактор Т. Иванова Техред K. Гаврон КоРРектоР Н.Григорук

Заказ 5653/50 Тираж 995 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г.ужгород, ул,Проектыая, 4