Преобразователь двоичного кода в двоично-десятичный масштабированный код
Ofl ИСАНИ Е ИЗОБРЕТЕНИЯ Союз Советскик Социалистических Республик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) Дополнительное к авт, свкд-ву— (22) Заявлено 20.12.78 (21) 2699726/18-24 с присоединением заявки М— (23) Приоритет Опубликовано 30.09.80. бюллетень М 36 (51 ) M. Кл. G 06 F 5/02 Гасударственный камитет СССР да делам изобретений и открытий (53) УДК 681.325. (088.8) Дата опубликования описания 02;10.80 (72) Автор изобретения Б. В. Косинов Институт технической теплофизики АН Украинской CCP (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА B ДВОИЧНО» ДЕСЯТИЧНЫЙ ИАСШТАБИРОВА ННЫЙ КОД Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении двоично-десятичных преобразователей. Известен преобразователь двоичного кода в двоично-цесятичный код градусов, минут и секунд, содержащий входной регистр, генератор импульсов, двоичный счетчик, элемент И, дешифраторы, блок элементов И, блок элементов ИЛИ и то группу цвоично-цесятичных счетчиков (11, Недостаток известного преобразователя состоит в его относительно низком быстродействии. Наиболее близким решением к изобретению по технической сущности. и схемному решению является преобразователь двоичного кода в двоично-десятичный масштабированный код, содержащий входной регистр, информационные входы которого соединены с входами преобразователя, h1 цвоично-десятичных счетчиков, где тп - число тетрац выходного кода, 2 тт элементов ИЛИ, (й-1) элементов задержки, распределитель импульсов, генератор импульсов, элемент И, первый вход которого соединен с выходом генератора импульсов, а выход - с тактовым входом распределителя импульсов, Ь| групп элементов И, первые входы которых соединены с выходами входного регистра, вто« рые входы - с группой выхоцов распределителя импульсов, а выходы элементов И группы - со входами соответствующих элементов ИЛИ; выход 1-го (1=1--И ) элемента ИЛИ связан со счетным входом j --го двоично-десятичного счетчика, выход переполнения которого через -й элемент задержки соединен с входом (т+1)-го элемента ИЛИ. Кроме того, этот преобразователь содержит шифратор эквивалентов и десятичный счетчик P2). Недостаток этого преобразователя заключается в его относительно низком быстродействии. ?1елью изобретения является повышение быстродействия. 767750 4 5 ! 30 Поставленная цель достигается эа счет того, что в преобразователь двоич ного кода в двоично-десятичный масшта бированный код, содержащий входной ре гистр, информационные входы которого соединены с входами преобразователя, I Ь двоично-десятичных счетчиков, где И вЂ” число тетрад выходного кода, И элементов ИЛИ, Ом-1) элементов задержки, распределитель импульсов, генератор импульсов, элемент И, первый вход которого соединен с выходом генератора импульсов, а выход - с тактовым входом распределителя импульсов, Ф групп элементов И, первые входы которых соединены с выходами входного регистра, втовые входы — с группой выходов распределителя импульсов, а выходы элементов И группы - со входами соответствующих элементов ИЛИ, выход 1-ro (1 = 1-Ь) элемента ИЛИ соединен со счетным входом q -го двоично-десятичного счетчика, выход переполнения которого через 1 -й элемент задержки связан с входом (1+1)-го элемента ИЛИ, дополнительно включены триггер управления и Q цополнительных групп элементов И, первые входы которых соединены с первым выходом распределителя импульсов, вторые входы - с соответствующими выходами входного регистра, а выходы элементов И дополнительных групп подключены к установочным входам соответствующих двоично-десятичных счетчиков. . Второй выход распределителя импульсов соединен со входом установки в нуль входного регистра и со входом установки в нуль триггера управления, единичный выхоц которого соединен со вторым входом элемента И, единичный вход триггера управления — с входом запуска распределителя импульсов и управляющим вхо- дом преобразователя, входом записи входного регистра и входами сброса двоичнодесятичных- счетчиков. На фиг. 1 изображена структурная схема пр ; на фиг. 2, . а-о и фиг. 3, а,б представлены .временные диаграммы, поясняющие его . работу. Преобразователь содержит входной регистр 1, входами подключенный к входам .преобразователя, генератор 2 импульсов, соециненный к первому входу элемента И 3, к второму входу которого подключен триггер 4 управления. Единичный вкод триггера 4 управления соединен со входом распределителя 5 импульсов, вхо. дом записи входного регистра 1. a nepвый вкод триггера 4 управления подклю чен ко входу входного регистра 1 и вы ходу распределителя 5 импульсов, группа выходов которого соединена с первыми входами щ групп элементов И 6, вторые входы которых подключены к соответствующим разрядам входного регистра 1. Выходы и групп элементов И 6 подключены к первым входам щ элементов ИЛИ 7, которые выходами соединены с входами Yn .цвоично-десятичных счетчиков 8, а вторыми входами - с выходами (щ-1) элементов 9 задержки во всех тетрадак, кроме младшей; Ч вторых групп элементов И 10 первыми входами подк? ючены к соответствующим разрядам вкодного регистра 1, вторыми входами — к выходу распределителя 5 импульсов, а выходами — к установочным входам щ двоичнощ0 десятичных счетчиков 8. Единичный вход триггера 4 управления, кроме того, соединен со входом сброса двоично-десятич ных счетчиков и с управляющим входом преобразователя. 2 Преобразователь работает следующим образом. По сигналу на управляющем входе преобразователя (см. фиг. 1 и фиг, 2,a) информация с инфбрмационных входов записывается во входной регистр 1. Этим же сигналом устанавливаются в исходное ! положение двоично-десятичные счетчики 8 и распределитель 5 импульсов, устанавливается в "единичное" состояние триггер 4 управления (см. фиг. 2, о), который разрешает прохождение импульсов для генератора 2 тактовых импульсов (см. фиг. 2,б) через элемент И 3 (см. фиг. 2,в) в распределитель 5 им пульсов,. Далее работа преобразователя осуществляется в,цва этапа. В течение первого этапа с первого выхода распределителя 5. импульсов выдаегся один импульс, с помощью которого осуществляется запись кодов, соответствующих определенным разрядам входного регистра 1 (соответствие кодов разрядами входного регистра 1 будет пояснено на примерах 1 и 2), через группы элементов И 10 в И двоично-десятичные счетчики 8 (коды, не требующие сигналов переноса при суммировании, например. 0101 +0010; . 0110 + .001 и т.. д.). Таким образом, часть информации иэ двоичного кода на входном регистре 1 преобразуете в двоично-десятичный масштабированный код преобразуемого 7750 б / преобразователя, которое может быть определено по следующей формуле: т, =2%, . 4„(g„p„a p +...+ а. р»- с» р ), 5 гпе пр - время преобразования; первое слагаемое — длительность первого этапа преобразования, второе слагае- мое — длительность второго этапа преобразования; 40 Ь вЂ” длительность периода импульсов тактового генератора; » .» - количество "пакетов", содержащих 4 - импульсов; Р - "пакет из 1 импульсов, поступающих по одному из Выходов распределителя .5 импульсов; -1,2... 9. Точность преобразования определяется разрядностью (И ) входного двоичного . кода и количеством двоично-десятичных счетчиков (М) с учетом (1<И И). 3а один цикл распределителя 5 импульсов в результате двух этапов преобразования в Уй двоично-десятичных счетчиках 8 сформируется искомый двоично-десятич ный код, который поступает на выходные шины преобразователя. Следующим импульсом "Начало преобразования" устанавлива|отся в исходное состояние все И» дво- . ично-десятичных счетчиков 8, распределитель 5 импульсов, во входной регистр 1 записывается новое двоичное число, триггер 4 управления устанавливается в ".единичное" состояние и цикл повторяет1 ся. Длительность цикла распределителя 5 импульсов определяет быстродействие 5 76 числа. На этом заканчивается первый этап преобразования. В течение второго этапа из распределителя 5 импульсов на первые входы у » групп элементов И 6 поступают сформированные "пакеты" из 1,2,3 ... или 9 импульсов (см. фиг. 2, м-д). На вторые входы ии групп элементов И 6 поступает информация с соответствующих разряпов входного регистра 1 (соответствие разрядов входного регистра 1 определенным "пакетам" будет пояснено на примерах 1 и 2). В зависимости от того, какие из разрядов входного регистра 1 находятся в "единичном" состоянии, срабатывают те или иные элементы И 6 группы и соответствующие им "пакеты" (см. фиг. 2, д-и) через элементы ИЛИ 7 поступают на счетные входы » и двоично-десятичных счетчиков 8, суммируясь с информацией, записанной в и двоичнодесятичных счетчиках в результате первого этапа преобразования. Если в результате считывания очередного "пакета" импульсов на втором этапе преобразования возникают сигналы переноса в следующий счетчик, то для правильного счета импульсов в следующей тетраде сигнал переноса задерживается на одной из (и-1) элементов 9 задержки таким образом (см. фиг. 3,б), чтобы он укладывался между импульсами (см. фиг. 3,a). По завершении цикла со второго выхода распределителя 5 импульсов поступает импульс, который устанавливает в ",нулевое" состояние .триггер 4 управления и входной регистр 1, останавливая таким образом работу преобразователя. На этом заканчивается второй этап преобразования. Пример 1. В таблице 1 показано соответствие разрядов входного регистра 1 кодам, записываемым в М пвоичнодесятичные счетчики через н групп элементов И 10, в результате первого эта« па преобразования (коды попчеркнуты) и через М групп элементов И 6 — в результате второго этапа преобразования (неподчеркнутые копы) для случая Я-100,И = 15,м = 4, где К- десятич- ное число, в которое преобразуется дво35 ичный код; »» — разрядность двоичного . кода; ٠— число тетрад выходного кода; Д вЂ” вес соответствующего j -го разряда 1 двоичного кода, определяется следующим выражением: »»-1 40»(,2) где»1 — число двоичных разрядов; »-а -й двоичный разряд при (1,2; . j»» ), где » - старший разряд; Q - младший разряд, В„. и 1- вес десятичного числа Й, 4 соответствующего » -му пвоичному раз45 ряду, определяется следующим выраже- . нием: М (»о) = ° Я„- представление к ода т етрады в десятичной системе счисления; — представление кода тетрады в дво»(М ичной сйстеме счисления. Коэффициенты а определяются из таблицы 1 следующим образом. Сначала из табл. 1 выбираются значения, которые преобразуются в двоичнодесятичный код числа в результате первого этапа преобразования, т. е. не.. посредственным занесением на и двоично7 767750 8 десятичные счетчики 8 через группы sne g (например, в четвертой тетраде две ментов И 10. Это коды, не требующие "пятерки ), то коэффициент à . a- к переносов при суммировании (в табл. 1 (а "2). Если ни в одном из столбцов они подчеркнуты), В„(О1 нет цифр, равных :, то а. 0 (ни Затем из значений, не попавших в пер g в одном из столбцов нет четверок", 7 вый этап, определяются коэффициенты т. е. а4 = О). а для второго этапа преобразования. Из приведенного примера (см. табл, 1 Если хотя бы в одном столбе В„(<0),, и Фиг. - д-м) полу им a l; аи = 1» соответствующем определенной тетраде, а > = 1; а„ = О; а а 2; а > О; а. и1; имеется к - одинаковых цифр, равных . 30 а " 13 q 1. 5 0101 О 0000 О 0000 О 0000 0 0000 50,00 25,00 2 0010 5 0101 О OOOO 1 OOOI 2 0010 5 0101 0 0000 12,50 06,25 03,13 О 0000 6 0110 2 0010 5 0101. О 0000 3 0011 1 0001 3: 0011 6 0110 01,56 О 0000 1 5 0101 7 . 2 8 2.00,78 О 0000 О 0000 7 0111 8 1000 О ОООО О 0000 3 00ll 9 1001 О ОООО 0 0000 2 0010 О 0000 О 0000 О 0000 1 0001 О 0000 О 0000 О 0000 О 0000 5 0101 2 0010 00, 02 О 0000 О 0000 0 . 0000 00,01 О 0000 О 0000 О 0000 1 0001 Таким образом, из приведенного примера следует, что распределитель импульсов должен сформировать следующие сигналы: -один импульс для первого этапа преобразования (см. фиг. 2, г); "пакеты" импульсов для второго этапа преобразования в составе (см. фиг. 2, д-м); по 9- 2 10 2 11 2 12 2 13 2 00,39 00,20 00,10 00, 05 одному импульсу - 1 "пакет", по два1, по три - 1, по пять — 2, по семь -1, по восемь - 1, по девять -,1. Пример 2. В табл. 2 показано соответствие разрядов входного регистра 1 двоично-десятичному коду числа М = 6,2832 (2 ); и 16) 1м = 5. 767750 Таблица 2 2 3,1416 3 0011 1 0001 4 0100 0001 0 0110 2 15708 1 0001 5 0101 7 0111 О 0000 8 1000 5 0101 4 0100 2 0,7854 О ОООО 7 0111 8 1000 0,3927 0 0000 3 0011 9 1001 2 0010 7 0111 1 0001 9 1001 6 0110 О 0000 9 1001 8 1000 3 0011 2 0,1963 О, 0982 О 0000 2 0010 О 0000 7 2 0,0491 О 0000 0 0000 4 0100 9 1001 0001 "%. 5 0101 ,3 0011 8 0,0245 О 0000 О 0000 2 0010 4 0100 2 0,0123 О 0000 О 0000 1 0001 2 0010 1 0001 О 0000 О 0000 О 0000 6 0110 О 0000 О 0000 О 0000 3 0011 1 0001 О 0000 О 0000 0 0000 1 0001 5 0101 О 0000 О ОООО О 0000 О 0000 8 1000 2 0,0004 О 0000 О 0000 О 0000 О 0000 4 0100 2 0,0002 О 0000 О 0000 О 0000 О 0000 2 0010 16 2 0,0001 О 0000 О ОООО О 0000 О 0000 1 0001 Коэффициенты а. для примера 2 следующие: а =3; а «2; а -"2; а4=2; а =2; О Использование изобретения по сравнению с существующими дает следующие ;. преимущества: возможность индикации измеряемых параметров в различных единицах измерения (например, в 0, градусах, радианах, в натуральных единицах и др.); получить достаточное быстродей10 2 00061 11 2 0,0031 12 2 О 0015 13 2 0,0008 ствие преобразователя при незна чительных затратах оборудования. Время преобразования заявляемого преобразователя для приведенного примера 1 (М «-100, ь =4, И =13, т- =1 мкс) равно и =2,1 + 1 (1.1 + l. 2 + 1.3 + + 0,4 + 2,5 + 0 6 + 1,7 + 1 ° 8 + 1.9)= = 42 мкс. Время преобразования преобразователя $2) определяется по формуле +пр= 1 tt- = ° 4.1Ъ=И7мкс. 76 Таким образом, видно, что быстродействие заявляемого устройства выше, чем у известного, в 2,8 раз. Формула изобретения Преобразователь двоичного кода в двоично-десятичный масштабированный код, содержащий входной регистр, инфор мационные входы которого соединены с входами преобразователя, N двоичнодесятичных счетчиков, где и -число тетрад выходного коца, Ь элементов ИЛИ, (N1-1) элементов задержки, распредели: тель импульсов, генератор импульсов, элемент И, первый вход которого соединен с выходом генератора импульсов, а выход - с тактовым входом распределителя импульсов, у групп элементов И, . первые входы которых соединены с выходами входного регистра, вторые входы - с группой .выходов распределителя импульсов, а выходы элементов И группы соединены со входами соответствующих элементов ИЛИ, выход j -го (<®. =1- В) элемента ИЛИ соединен со счетным входом 4 -го двоично-десятичного счетчика, выход переполнения которого через 1 -и элемент задержки соединен 7750 12 с входом (1+1) -го элемента ИЛИ, отличающийся тем,что,с целью увеличения быстродействия, в него введен триггер управления и щ дополнительных групп элементов И, первые входы которых соецинены с первым вы-. хоцом распределителя импульсов, вторые входы соединены с соответствующими выходами входного регистра, а выходы щ элементов И дополнительных групп соединены с установочными входами соответствующих цвоично-десятичных счетчиков, второй выход распределителя импульсов соединен со входом установки 35 в нуль входного регистра и со входом установки в нуль триггера управления, единичный выход которого соединен со вторым входом элемента И, единичный вхоц триггера управления соединен с входом запуска распределителя импульсов и управляющим входом преобразователя. Источники информации, принятые во внимание при экспертизе д . 1. Авторское свидетельство СССР № 521564, кл. 5 06 F,5/02, 1976. 2. Авторское свидетельство СССР ¹ 641441, кл. (л 06 F 5/02, 1976 (прототип). 767750 Составитель М. Аршавский Редактор М. Грузова Техред H.Барадулнна,Корректор М. Вигула Заказ 7196/45 Тираж 751 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35,,;Раушская наб,, q. 4/5 1 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4
