Устройство для анализа структуры двоичных последовательностей

 

ОП ИСАН "-"-Е

ИЗОБРЕТЕНИЯ

3$i, с ° . Ы - /;Й

QhTf. » i ». "".К. »»":

«»>780008

Союз Советскнк

Соцналнстнческнх

Республик екн, тлБА

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 03. 05. 78 (21) 2609582/18-24 с присоединением заявки М9— (51) м. кл.з

G 06 F 15/36

Государственный комнтет

СССР по делам нзобретеннй н отнрытнй (23) Приоритет—

Опубликовано 1511.80. Бюллетень М 42

Дата опубликования описания 17. 11. 80

С (53) УДК 681. .333(088.8) (72) Автор изобретения

Е. А. Велоэерский

Киевское проектно-конструкторское бюро автоматизированных систем управления (71) Заявитель (54) УСТРОЙСТВО ДЛЯ АНАЛИЗА СТРУКТУРЫ ДВОИЧНЫХ

ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к области -.. вычислительной техники, систем автоматического управлений и может быть использовано в качестве приставки к цифровой вычислительной машине для анализа и предсказания двоичных последовательностей.

Известный анализатор )1) снятия случайных процессов, содержащий блок для выделения характеристик процесса, измерительные каналы, имеющие в своем составе счетчики, обладает способностью производить анализ представленного процесса путем разложения его на спектральные состав- 1Ъ ляющие и изменения их интенсивностей.

Эта цель достигается тем, что в устройство для анализа структуры двоичных последовательностей, содержащее блок синхронизации, сдвиговый регистр, вход которого является входом устройства, преобразователь код-напряжение, выход которого подключен ко входу генератора случай-. ного двоичного знака, а выходы преобразователя код-напряжение соединены с разрядными выходами соответственно первого и второго счетчика, введены первый и второй блоки формирования адреса, два блока элементов И, блок элементов ИЛИ и блок памяти, информационные входы которого поключены соответственно к выходам первого и второго счетчиков, адресный вход соединен с выходом блока элемента ИЛИ, а управляющий вход под30

Однако это устройство содержит для каждого измерительного канала свои : 20 счетчики и не позволяет осуществлять предсказание будущих значений случайных процессов.

Известен преобразователь код-вероятность (2), содержащий счетчики, преобразователь код-напряжение, управляемый генератор случайного двоичного знака. Однако это устройство не позволяет предсказывать двоичные последовательности.

Целью изобретения является расширение функциональных воэможностей устройства, путем предсказания будущих значений двоичных последовательностей через определения вероятностей появления будущих .значений последовательности в зависимости от предыдущих ее значений и .уменьшение, количества используемых счетчиков.

780008 ключен к первому выходу блока синхронизации, второй, третий и четвертый выходы которого соедийены соответственно с управляющими входами второго счетчика, первого и второго блоков элементов И, вход блока синхронизации соединен с входом устройства, разрядные вы ""ходй сдвигового регистра, кроме

"последнего, соединены с соответству ющими входами первого блока формирования адреса, разрядные выходы сдвигового "регистра, кроме первогор подключейй к соответствующим входной " второго блока формирования адреса," выходы блоков формирования адреса йодключеяы соответственно к информа("" циойныа входам первого и второго бло.ков элементов И, выходы которых подключены соответственно к первой и второй группе входов блока элементов

ЙЛИ, выход первого разряда сдвигового регистра соединен с управляющйм входом первого счетчика, установочные входы первого и второго счетчиков подключены соответственно к первому и второму выходам блока памяти.

Блок-схема описываемого устройс гaà показана на чертеже. Каждая-:ячейка блока памяти "разделена на две части. В старших разрядах содержится информация о числе появления

"определенного яабора значений последовательности, определяющего адрес этой ячейки, В младших разрядах на- ходится информация о числе появлений значения "1" после данного набора значений. Отношение этих частей информации представляет собой частоту появления сигнала "1" "йбсле по-

""явлеййя" дайяого предшествующего набора значений.

Устройство содержит сдвиговый ре гистр 1, блок 2 формирования адреса предшествующего набора, блок 3 формирования адреса текущего набора, блок

4 элементов И,блок 5 элементов ИЛИ, блок б "сйяхронизации управления; адресный блок 7 памяти с присоединенными к нему счетчиками 8 и 9,--преобразователь 10 код-напряжение и управляемый генератор 11 случайного двоичного знака. Входные сигна" лы" задаются от источника 12, передача сигналов внутри устройства осуществляется с помощью шин 13, 14, 15, 16, 17.

Устройство работает следующим образом.

Двоичные сигналы поступающие"от источника 12, последовательно по " даютбя "й записйваются в сдвиговый регистр 1 таким образом, что в " каждый момент времени на нем записано

"."Yeeeщее зйачеяие последовательности и предшествующий набор зйачеяий последовательности. Этот набор значеяий подается на вход блока 2 формирования адреса, где вычисляется адрес блока- 7 памяти, по которому записывается информация о частоте появления значения "1" последовательности после возникновения на входе устройства данного предшествующего набора значений. Например, в качестве адреса может быть выбран двоичный код, который образуют значения набора последовательности.

Блок 6 управления, открывая и закрывая соответствующие блоки 4 элементов И, пропускает на адресные входы блока 7 памяти через блок 5 элементов ИЛИ информацию с шин 14, а также вырабатывает сигнал Чтение на шине 16 для блока 7 памяти. B petS зультате-этого из записывающего устройства будет прочитана информация о частоте появления "1" после данного набора значений. Эта информация записывается в счетчики 8 и 9 соотЩ ветственяо, после чего сигнал тему-"еег î значеййя- последовательности, присутствующий на шине 13, поступает на вход счетчика 8, а блок 6 управления вырабатывает синхронизирующий сигнал 17, поступающий на вход счетчика 9. В счетчиках 8 и 9 производится-суммирование, т.е. корректировка частоты появления значения

"1" после данного набора. Затем блок б управления вырабатывает на шине

® 16 сигнал Запись, благодаря которому информация со счетчиков 8 и 9

" зайисывается s соответствующую ячей ку блока 7 памяти.

Таким образом, производится форми35 рование распределения частот появления будущих значений, равных "1",, в зависимости от предыдущих значений предсказываемой последовательности.

По завершении этого этапа блок б управления переключает сигналы на блоках 4 так, что на адресные входы блока 7 через блок 5 элементов ИЛИ

4j поступают сигналы с шин 15 блока

3 формирования адреса, соответствующего текущему набору значений последовательности. На шине 16 формируется сигнал Чтение и в счетчики 8 щ и 9 записывается информация о частоте появления "1" после данного те кущего набора которая поступает на входы преобразователя 10 код-напряжение. Этот блок осуществляет преобразование цифрового кода частоты в соответстйующее пороговое яапряже" " "йие", йодключеяное- к у*равляющему входу генератора 11 случайного двоичного знака. Величина порогового напряжения определяет распределение

$p случайного двойчного знака, соответствующее частоте появления "1" после данного набора последовательности.

Генератор 11 вырабатывает выход65 ной двоичный сигнал, который рас780008 пределен так же, как будущее значение последовательности, равное "1", Этот сигнал интерпретируется как будущее значение двоичной последовательности, поскольку распределение "единиц" полностью определяет и распределение "нулей", а отсутствие "1" в двоичной последовательности означает присутствие "0" и наоборот.

С течением времени число появлений двоичных наборов значений последовательности возрастает. Поэтому иэ закона больших чисел следует, что частоты, накопленные в ячейках запоминающего устройства, стремятся к вероятностям появления значений "1" после соответствующих наборов значений последовательности.

Если характер предсказываемой последовательности медленно изменяется, то распределение случайной 20 двоичной величины, появляющейся на выходе генератора 11 с вероят- . ностью, стремящейся к единице, все более приближается к распределению искомой величины. Отсюда следует, 25 что вероятность ошибки предсказания будущего значения исследуемой двоичной случайной последовательности, приносимой преобразователем 10 и генератором 11, убывает с течением времени.

Вероятность общей ошибки пред- J сказания будущего значения опреде" ляется длиной предшествующего набора значений последовательности и будет тем меньше, чем больше указан- 35 ная длина.

Из написанного видно, что основную задержку при вычислении будущего значения последовательности привносит работа измерительных кана- 413 лов. Эта задержка равна сумме времени выборки значения ячейки из блока 7 памяти по адресу, определяемому ши" нами 15 и временем срабатывания преобразователя 10 и генератора 11, временем выборки ячейки, определяемой шинами 14, временем сложения содержимого этой ячейки соответствующими сигналами на счетчиках 8 н 9 и времени записи содержимого счетчиков по адресу, определяемому шинами 14. зц

Однако за счет этой задержки число счетчиков измерительных каналов уменьшилось до двух и не зависит .от количества каналов, которое, очевидно, определяется длиной учитывае- 55 мого предшествующего набора значений последовательности и равно 2

h где n - длина набора.

Таким образом, для случайных последовательностей, у которых среднее время между появлениями значений больше общей временной задержки, вызванной работой всех блоков, предложенное устройство обладает достаточной эффективностью.

Формула изобретения

Устройство для анализа структуры двоичных последовательностей, содержащее блок синхронизации, сдвиговый регистр, вход которого является входом устройства, преобразователь код-напряжение, выход которого подключен ко входу генератора случайного двоичного знака, а входы преобразователя код-напряжение соединены с разрядными выходами соответственно первого и второго счетчиков, о тличающееся тем,что,с целью расширения функциональных возможностей за счет предсказания двоичных последовательностей, в устройство введены первый и второй блоки формирования адреса, два блока элементов И, блок элементов ИЛИ и блок памяти, информационные входы которого подключены соответственно к выходам первого и второго счетчиков, адресный вход соединен с выходом блока элемента ИЛИ, а управляющий вход подключен к первому выходу блока синхронизации, второй, третий и четвертый выходы которого соединены соответственно с управляющими входами второго счетчика, первого и второго блоков элементов И, вход бло« ка синхронизации соединен с входом устройства, разрядные выходы сдвигового регистра, кроме последнего, соединены с соответствующими входами первого блока формирования адреса, разрядные выходы сдвигового регистра, кроме первого, подключены к соответствующим входам второго блока формирования адреса, выходы блоков формирования адреса подключены соответственно к информационным входам первого и второго блоков элементов

И, выходы которых подключены соответственно к первой и второй группе входов блока элементов ИЛИ, выход первого разряда сдвигового регистра соединен с управляющим входом первого счетчика, установочные входы первого и второго счетчиков подключены соответственно к первому и второму выходам блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 442434, кл. G 01 R 23/00, 1972.

2 ° Федоров Р.Ф. и др. Стохастические преобразователи информации, "Машиностроение", M., 1978, с. 110, 131..1

780008

° °

Составитель В. Жовинский

Редакто л. мо вова. Рак д м.Реавес корректор м. коста

Заказ 9327 Тираж Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий,.

113035 Москва Ж-35 Ра сная .наб. . 4 5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4