Устройство для сдвига информации

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сеюз Советсннк

Соцналнстнчвскнх

Рвслублнк о>783854 (61) Дополнительное к авт. свнд-ву (22) Заявлено 050179 (21) 2726374/18-24 (5()М. Кл.з

G 11 С 19/00

G 06 F 7/54 с присоединением заявим Йо (23) Приоритет

Государствеииый комитет

- СССР ио деяам изобретений и открытий

Опубликовано 30.1180. Бюллетень Н9 44

Дата опубликования описания 30,11.80 (53) УДК 681.327.66 (088. 8) 1 (72) Авторы изобретения

Г.Х.Каграманов,Э.Г.Андреасян,А.Х.Акопян,Т.A.Ñàðÿí и Л.Н.Кананова (7! ) Заявитель (54) УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦИИ

Изобретение относится к области вычислительной техники и может быть использовано в арифметических логических устройствах вычислительных ма- и шин для сдвига и преобразования форматов данных.

Известны устройства для сдвига данных, содержащие ряд клапанов, расположенных в виде прямоугольной матрицы, предназначенные для циклического и нециклического смещения в одном такте многоразрядного входного сигнала на заданное число разрядов влево или вправо (1). Это устройство . не обеспечивает преобразования форма- 15 тов данных.

Известно также устройство для преобразования форматов данных, соержащее специальную логическую схесостоящую иэ многоканальных ин- . формационных селекторов, посредством которых данные из запоминающего устройства выводятся в преобразованной форме P J .

Наиболее близКим к изЬбретению по технической сущности является устройство, содержа -.ее входной и выходной регистры, K -разрядный сдвига тель, управляющий блок. Причем к-раз- Зр рядный сдвигатель построен на коммутаторах в и ярусов по rrl коммутаторов в каждом, информационные входы коммутаторов соединены с выходами входного регистра,а управляющие входы — с выходами управляющего блока выполненного в виде счетчика P3g;

Это устройство относительно сложное, а также оно не .осуществляет функции преобразования формата данных, дЛя выполнения которой в его состав необходимо включить новые цепи коммутаторов, что приведет к еще большему усложнению.

Цель изобретения — упрощение устройства, Поставленная цель достигается тем, что в устройство для сдвига информации, содержащее входной регистр,выходы которого соединены с первыми входами сдвигателя,блок управления,первые входы которого подключены ко вторым входам сдвигателя, выходной регистр, выходы которого со единены с выходами устройства, входы которого подсоединены ко входам входного регистра, и шину син"" хронизации, введены элементы И, элементы И-НЕ и элементы ИЛИ, 783854 входы которых соединены с выходами сдвигателя. Выходы элементов ИЛИ подключены к первым входам выходного регистра, вторые входы которых соединены с выходом элемента И-НЕ.

Один из входов элемента И-НЕ соединен со вторым выходом блока управйения,"третьи выходы которого подключены к первым входам элементов И, "вторые входы которых соединены с другим входом элемента И-НЕ и шиной синхронизации.

На чертеже изображена Функциональная схема предложенного устройства.

Оно содержит входной регистр 1, входы 2 -2 (где 2» -число разрядов), выходы 3,2-3 входного регистра 1, сдвигатель 4, содержащий элементы 5 -5 „2, памяти (где 21 -количество информационных входов элементов памяти ), элементы ИЛИ б„ -б, блок 7 управления с выход дами 8»-82„ 9» -9„, 10» -10,„ 11„ -11« и 12, элементы И 13»-13К, элемент

И-НЕ 14, выходной регистр 15, содержащий триггеры 16 -16, выходы 17 -17 устройства и шину 18 синхронизации.g$

Рассмотрим работу устройства при количестве разрядов к=32, количестве информационных входон и выходов 22 "- 4., управляющих входов и+14+1=5. Нумерация разрядов от О до 31, где Π— стар-З ший разряд, 31 — младший разряд. Чтобы выполнить сдвиг 32 разрядов на любое,количество позиций влево или вправо необходимо задать 64 управляющие функции. Это в данном устройстве обес-35 печивается двумя различными наборами выходов 8»-84, 9»-94 и 10», 10,...,10gz „n комбинациями логических единиц и нулей на выходах 11»

11 1 и 12 блока 7.

Если код на управляющих входах эле-40 ментов 5» †. 5 „ „памяти-0000, а на информациойных входах произвольное значение ХХХХ, то из элементов с 54—

5g„ „22o адресаМ ООООХХХХ будет считан четйрех разрядный код, идентичный 4 входному коду, и подан через элементы

ИЛИ 6 -6 на входы регистра 15.

В этом случае 32-разрядный сдвигатель

4 может ныполнять две элементарные операции: нет сдвига, если на выходах 0

11 -11 2 — логические единицы, на вы» ходе 12 — логический нуль, сдвиг 32 при логической единице на выходе 12 — и -логических нулях на выходах 11 -11> .

Из изложенного следует, что каждый

"вес управляющих кодов на выходах

8 -8 4 и 9» -94 в данном устройстве может обеспечить выполнение двух операций сдвига. Если коду с определенным весом присвоить функцию правого сдвига на число позиций », то этим же ко- 40 дбм"мо®но реализовать левый сдвиг на число позиций 32-i.Íàïðèìåð,кодом сдвига влево на 4 позиции обеспечивается правый сдвиг на 28 позиций,сдни;11»nr âñ н вправо на 16 позиций обес- g5

1 печиваются тем же кодом и т.д.Когда код управления задает правый сдвиг на

8 и левый сдвиг на 24 позиции,на входах регистра 15 через элементы ИЛИ 6„б из элементов 5»и б „памяти считывается и подводится следующее: на входы разрядов (0-23) — информация разрядов (8-31) входного регистра 1, на входы (24-31) — информация разрядов (0-7). При этом устройством выполняется левый сдвиг на 24 позиции(сдвиг влево 24), если на выходах 11» — 11 логические единицы, а на выходах 11911 - логические нули, сдвиг вправо выполняется, если на выходах 119—

11 — логические единицы, а на выходах 11„- 11 — логические нули, В режиме выполнения операции "упаковать и распаковать" н исходный момент работы устройства для сдвига и преобразования форматов производится обработка знакового байта, содержащего две тетрады, одна-задающая самую крайнюю правую цифру числа, а другая — шестнадцатиричный код знака числа. Преобразование этого байта сводится к сдвигу вправо леной тетрады и сдвигу влево правой тетрады на четыре разряда, а затем к размещению полученного нового байта на место знакового байта в триггерах 16 выходного регистра 15. При преобразовании знакового байта возможны 16 различных случаев, что обусловлено адресами исходного знакового байта и байта назначения в триггерах 16 выходного регистра 15.

Пример 1. Позиция знакового байта но входном регистре 1 задана разрядами (24-31), а в триггерах 16 выходного регистра 15 — разрядами (8-15). Преобразование знакового байта привеДет к передачам, к входам разрядов (8-11) выходного регистра

15 будет подана информация разрядов (28-31) регистра 1, а к входам разрядов (12-15) регистра 15 - разрядов (24-27) входного регистра 1.

Одновременно с подачей этих сдвинутых кодов на выходах 12,119-11 будут установлены логические единицы, на выходах 11» -11 5 и 11,7 -11З логические нули.

Пример 2 ° Позиция знакового байта в регистре 1 определена разрядами (0-7), в регистре 15 — разрядами (16-23). Преобразование в этом случае вызывает передачи: к входам разрядов (16-19) выходного регистра

15 подводятся разряды(4-7) входного регистра 1, а на входы разрядов (2023) подводятся разряды (0-3) нходного регистра 1. При этом логические единицы устанавливаются на выходах

12,11г2 -1124, а на выходах 11» -11!6 и 11 и 11 2 устанавли зютс..я логи— ческие нули.

783854

Формула изобретения

В режиме выполнения операции "Распаковать", чтение кода из сдвигателя

4 осуществляется в смешанной форме.

На выходах элементов 64- б к к разря- . дам (0-3), (8-11), (16-19) и (24-27) генерируется шестнадцатиричный код

Р (1111 ) . Шестнадцатиричный код 1111 на выходах элементов 6,1-бк получается из адресов сдвигателя 4, активизированных управляющими выходами

10,1, 10<, 10 „)

Одновременно с этим на выходах элементов б -б к, подключенных к входам тетрад (28-31), (20-23).,(12-15), (4-7) регистра 15, активизированные элементы 5,1-52 1 памяти сдвигателя 4 подводят со сдвигом на необ- 15 ходимое количество позиций. соответствующие цифры входного регистра 1, заданные разрядами (28-31), (24-27), (20-23), (16-19) и т.д. В режиме операции "Упаковать" устройство сдвига 20 и преобразования форматов отбрасывает шестнадцатиричные цифры, заданные разрядами (0-3), (8-11),(16-19),(2427) во входном регистре 1, а соответствующие цифры отделяемые разряда- 25 ми (28-31),(20-23),(12-15) и (4-7), заносит на триггеры 16 выходного регистра 15, устанавливая цифры друг к другу. справа налево. Занесение выходного кода элементов 6>-61 на триг- 30 геры 16 регистра 15 осуществляется посредством управляющих выходов 12, 104, 10, 10,... и т.д.

Значения конкретных кодов на выходах блока 7 зависят от разновидности фУнкций, заданных для работы устройства сдвига и преобразования форматов данных.

Изобретение нашло применение в блоке акселератора ЭВМ EC 1045, что позволило значительно убыстрить про- 40 цесс накапливания и выдачи через выходной регистр акселератора результатов вычислений блоков двоичного умножения,десятичного умножения,преобразования двбичного кода в десятичный 45 и десятичного в двоичный;ускорить выполнение операций пересылок, упаковки, распаковки любого, кратного четырем, количества левых и правых сдвигов

Устройство сдвига и преобразования форматов данных резко сокращает операционное время обработки данных. Например, если для левого сдвига на 28 позиций при его выполнении через четы. рехбайтное арифметическое устройство

ЭВМ ЕС 1045 необходимо 7 машинных тактов длительностью 120 нс, то для осуществления этого же сдвига тактов посредством блока акселератора ЭВМ ЕС

1045 требуется время в один полутакт длительностью 60 нс. В результате использования предложенного устройства удалось повысить быстродействие

ЭВМ ЕС 1045 на 17 Ъ.

Устройство для сдвига информации, содержащее входйой регистр, выходы которого соединены с первыми входами сдвигателя, блок управления, первые выходы которого подключены ко вторым входам сдвигателя, выходной регистр, выходы которого соединены с выходами устройства, входы которого подсоединены ко входам второго регистра, и шину синхронизации, о т л и ч а ю щ ее с я тем, что, с целью упрощения устройства, в него введены элементы

И, элемент И-НЕ и элементы ИЛИ, входы которых соединены с выходами сдвигателя, выходы элементов ИЛИ подключены к первым входам выходного регистра, вторые входы которых соединены с выходом элемента И-НЕ, один из входов элемента. И-HE соединен со вторым выходом блока управления, третьи выходы которого подсоединены к первым входам элементов И, вторые входы которых соединены с другим входом элемента И-НЕ и шиной синхронизации.

Источники информации, принятые во внимание при экспертизе

1. Патент США 9 33661100990033, кл.235154, опублик. 1972.

2. Патент США Р 3812467,кл.340172.5, опублик. 1974.

3. Авторское свидетельство СССР

Р 602939, кл. G 06 F 7/00, 1978 (прототип).

783654

Составитель A. Воронин

Редактор И. Грузова Техред Ж. Кастелевич, Корректор Г. Назарова а. "М

Заказ 8558/55 Тираж 662 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,Москва,Ж-35,Раушская наб.,д.4/5

Филиал ППП"Патент",г,ужгород,ул.Проектная,4