Арифметическое устройство

 

! i.".,;. текя МЕ А

Сеез Советскнх

Сецмеммстич&ских

Ресеублнк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

<щ798824

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, саид-ву (5})М. Кл 3 (22) Заявлено 1903.79 (21) 2737427/18-24 с присоединением заявки HP

G 06 F 7/38

Государственный комитет

СССР яо делам изобретений н открытий (23) Приоритет

Опубликовано 230181.Бюллетень Hо 3

Дата опубликования описания 2 30181 (53) УДК 681 ° 325 (088.8) (72) Автор изобретения

A.H, Чуватин (71) Заявитель

Кировский политехнический институт (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к цифровой вычислительной технике и может при меняться в цифровых вычислительных машинах для вычисления элементарных функций.

Известны арифметические устройства, предназначенные для решения задач, содержащих элементарные функции и содержащие регистры, блоки сдвига, сумматоры (1) и (2).

Недостаток неустройств — низкое быстродействие при вычислении функций

f< Rgqy 9r = ксоъЧi f = Нз и сисек ,Н f4 = Исоа&i.сфя Ч /x, гДе хс У, R и 9 аргументы; f f2< ЕЭ, 14 — значения функций.

Наиболее близким по технической сущности к предлагаемому является арифметическое устройство, содержащее первый, второй и третий регистр, блок сдвига, сумматор, причем выход первого регистра подключен к первому входу второго регистра, выход которого подключен ко входу блока сдвига, первый, второй и третий входы сумматора подключены, соответственно, к выходам второго регистра, блока сдвига и третьего регистра, выходы сумматора подключены к первым входам первого и третьего регистров, соответственно, вторые входы первого, второго и третьего регистров и управляющий вход сумматора соединены первым, вторым, третьим и чет- вертым входами устройства, соответственно, а выходы первого, второго и третьего регистров соединены, соответственно, с первым, вторым и третьим выходами устройства (2).

Одним иэ этапов вычисления является умножение аргумента R на постоянный коэффипиент т= 1Л = 1ф /Г+Х = <1+,2- >, (1)

-где i = 0,1-п-1, где n — разрядность, 15 f 61-1,+1 — цифры коэффициента, представленного произведением вида (1), путем реализации выражений где 1 = 0,1-п-1, с начальными условиями Уо= R y и хо — произвольные числа, и конечными результатами

У„=V Х„= -"

Первый регйстр предназначен для

30 хранения величины Ч „., первоначально

798824 равной произвольному числу, второй регистр предназначен для хранения н ел ччи ны g, перв он ачал ьн о ран ной R, третий регистр предназначен для хранения неличины х„, первоначально равной произнольйому числу.

Устройство работает на данном этапе Вычйсления функций циклически (каждая итерация состоит из двух тактов).

Устройство работает следующим образом на i-ой итерации.

В первом такте величины Ч посту.пает иэ второго регистра на первые входы сумматора и на вход блока сдвига, где сдвигается на 1-разрядов вправо, т.е. на выходах блока сдвига образуется величина у„- 2, которая поступает на вторые входы сумматора. В зависимости от значения величины „, поступившей на управляющий вход сумматора, в сумматоре происходит операция сложения (вычитания) поступивших в него величин Ч„ и Ч„-2. -†", т.е. на выходах сумматора образуется величина Ч1,=Ч;+ „Ч„а.

В конце первого такта величина Ч;+ передается из сумматора в первый регистр и одновременно — н третий регистр.

Ва втором такте величина j.+ передается иэ первого регистра во второй регистр, т. е. Ч,|+1 — Ч „,4 . После и- 30 кратного повторения йтераций s первом, втором и третьем регистрах образуются результаты Ч|„=Ч|,-- Х |= у%.

Недостаток устройстна — низкое быстродействие, обусловленное после- 3$ довательным выполнением первого и . второго тактов при умножении аргумента R на постоянный коэффициент.

Цель изобретения — увеличение быстродействия арифметического устройства.

Поставленная цель достигается тем, что и арифметическом, устройстве, содержащем первый, второй и третий регистры, блок сдвига, сумматор, причем выход первого регистра подключен 45 к входу второго регкстра, выход которого подключен ко входу блока сдвига, первый, второй и третий входы сумматора подключены, соответственно, к выходам второпо регистра, блока Я сдвига и третьего регистра. Выход с|умматора подключен ко входам первог р и третьего регистров, соответственно, вторые входы первого, второго и третьего регистров и управляющий у вход сумматора соединены с первым, вторым, третьим и четвертым входами устройства, соответственно, а выхбды первого, второго и третьего регистров соединены, соответственно, с перным, вторым и третьим выходами 40 устройства, дополнительно выход сумматора подключен к третьему входу второго регистра.

На чертеже показана блок-схема арифметического устройства. бэ

Арифметическое устройство содержит первый 1,второй 2 и третий 3 регистры, соответственно, блок 4 сдвига,сумматор 5, первый 6, второй 7, третий

8 и четвертый 9 входы устройства, соотнетстненно, выходы устройства

10-12. э

Предлагаемое устройство вычисляет начения элементраных функций f< =

R з1п | i f2= ксо Ч r f 6= Rsisa cty У/хс

НСос|| с с У /х, гДе х Ч аргументы; „, f> Й з и Г 4 чения функций по алгоритму за циФрой .

Одним из этапов вычисления указанных функций является умножение аргумента В на постоянный коэффициент где i=0,1-n-l, где п - разрядность; „.6 -|,+a)- цифры коэффициента ., представленного произведением вида (3), путем реализации выражений

Ч| .|Ч,|,|, Х|, |Ч + Ч Я.|

Ю где i=0,1-п-1, с начальными условиями уо = R, Чо, х о — произвольные числа и конечйыми результатами

Первый 1 регистр предназначен для хранения величины у„., первоначально равной произвольному числу, второй

2 регистр предназначен для хранения., величины у1, первоначально равной R, третий 3 регистр предназначен для хранения величины х„, первоначально равной произвольному числу.

Устройство работает на данном этапе вычисления функций циклически (каждая итерация состоит из одного такта) .

Устройство работает следующим обраэсм на Х-ой итерации.

Величина у; поступает из второго

2 регистра на первые входы сумматора 5 и на входы блока 4 сдвига, где сдвигается на i-разрядов вправо, т.е. на выходах блока 4 сдвига образуется величина Ч,| 2.- которая поступает на вторые входы сумматора

5. В зависимости от значения величины „, поступившей на управляющий вход 9 сумматора 5, в сумматоре 5 происходит операция сложения (вычитания) поступивших н него величин

Ч4 и Ч.| 2. 4, т.е.- на выходах суммато-.| ра 5 образуется величина Ч„+„"-Ч + 1Ч12-, В конце 1-ой итерации величина.

y<+ передается из сумматора 5 одновременно в первый 1 регистр, во второй 2 регистр и в третий регистр 3.

798824 ры Источники информации, принятые во внимание при экспертизе

Я© 1. Авторское свидетельство СССР

Ю 550634, кл. G 06 Р 7/38, 1975.

2. Байков В.Д. и Смолов В.Б. Ап,паратурная реализация элементарных функций в цВИ. Л., 1975, с. 3-76

" (прототип) .

ВНИИПИ Заказ 10048/66 Тираж 756 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

После и-кратного повторения итера= ций в первом 1 регистре, во втором

2 регистре и в третьем 3 регистре образуются результаты 3q 3 < -- Хн= ) н.

Входы устройства 6-8 используются для установки начальных значений регистров 1-3, соответственно, а выходы устройства 10-12 - для вывода конечных результатов вычисления.

Эффективность изобретения — увеличение быстродействия арифметического устройства прн реализации этапа умножения аргумента R на коэффициент за счет совместного выполнения операций первого и второго тактов на каждой из и-исполняемых итераций.

Формула изобретения

Арифметическое устройство, содержащее первый, второй и третий регист блок сдвига, сумматор, причем выход первого регистра подключен ко входу второго регистра, выход которого подключен ко входу блока сдвига, первый, второй и третий входы сумматора подключены, соответственно, к выходам второго регистра, блока сдвига и третьего регист,за, выход сумматора подключен ко входам первого и третьего регистров, соответственно, вторые входы первого, второго и,третьего регистров и управляющий вход сумматора соединены с первым, вторым, третьим и четвертым входами устройства, соответственно, а выходы первого, второго и третьего регистров соединены, соответственно, с первым, вторым <и третьим выходами устройства, 16 э т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия арифметического устройства, за счет совместного выполнения операций первого и второго тактов на каждой из п-итераций, выход сумматора подклю° чен к третьему входу,второго <регистP8 ° .