Устройство для контроля логическихсхем

 

(72) Авторы изобретения

Н. С. Куцоконь и П, С ° Куцоконь (П) Заявитель

Ульяновский политехнический институт (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ

СХЕМ

Изобретение относится к электроизмерительной технике и может быть использовано для проверки работы логических схем цифровых объектов автоматики и вычислительной техники.

Известны устройства, содержащие дискриминатор, синхронизатор, блоки стробирования, блок индикации, элемент задержки, RS-триггер, переключатель и логические элементы (lg .

Недостаток известных устройств за11 ключается в .их сложности.

Наиболее близким по технической сущности к предлагаемому является устройство для контроля логических

15 схем, содержащее двоичный счетчик, двухзвенные декодирующие сетки, суммирующие усипители и задающий генератор $2)

Недостаток данного устройства заключается в низкой точности и низкой чувствительности.

Цель изобретения — повьппение точности и чувствительности.

Поставленная цель достигается тем, что в известное устройство, содержащее двоичный счетчик, задающий генератор, первый и второй суммирующие усилители, первую и вторую двухзвенные декодирующие сетки, выходы которых соединены с первыми входами соответственно первого и второго суммирующих усилителей, выходы которых подключены соответственно к первой и второй выходным клеммам, введены кольцевой счетчик, первый и второй интеграторы, логический ключ и шифратор, причем выход задающего генератора соединен со входом кольцевого счетчика, выходы„..первого и третьего разрядов которого подключены соответственно к прямому и инверсному входам первого интегратора, выход ко" торого подключен ко второму входу первого суммирующего усилителя, выходы второго и четвертого разрядов.кольцеl

Ф вого счетчика через логический ключ соединены соответственно с прямым и

24083 4

Устройство содержит задающий генератор 1, кольцевой счетчик 2, логический ключ 3, интеграторы 4 и 5, суммирующие усилители 6 и 7, двухзвенные декодирующие сетки 8 и 9, двоичный счетчик 10, шифратор ll, входную клемму 12 и г ..1ходные клеммы 13, !4, 15, 16, 17 и 18.

Устройство работает следующим образом.

Дпя контроля проверяемой логической схемы (на чертеже не показана) ее входы подключаются к выходным клеммам 15, 16, 17 и 18, с которых снимаются коды столбцов и строк карты

Карно. Контролируемый выход проверяемого логической схемы соединяется с входной клеммой 12, выходные клеммы 13 и 14 подключаются соответственно ко входам У и Х осциллографа (на чертеже не показан). Синтез .знаков 0 и 1 карты Карно производится функциональяам способом. Путем последовательного интегрирования уровней напряжения, снимаемых с выходов кольцевого счетчика 2, на выходах интеграторов 4 и 5 формируются функциональные напряжения трапецеидальной формы.

Длительность каждого трапецеидального сигнала равна трем периодам следования импульсов заДающего генератора, Причем сигнал, формируемый на выходе иинтегратора 5, оказывается задержанным на длительность одного периода следования импульсов задающего генератора по отношению к сигналу, сни-. маемому с выхода интегратора 4. При синтезе знака 0 работают оба интегра50

8 инвсрспым входами второго интегратора, выход которого подключен ко второму входу второго суммирующего усилителя, выход четвертого разряда кольцевого счетчика соединен со входом двоичного счетчика, выходы первого и второго разрядов которого соединены со входами первой двухзвенной декодирующей сетки и с соответствующими входами шифратора, а выходы третьего и четвертого разрядов двоичного счетчика соединены со входами второй двухзвенной декодйрующей сетки и с соответствующими входами шифратора, выходы которого подключены соответственно к третьей, четвертой, пятой и шестой выходным клеммам, а управляющий вход логического ключа подключен к входной клемме.

На чертеже представлена блок-схеI ма устройства.

1О

40 тора 4 и 5, а при синтезе знака поступающий на входную клемму 1.": сигнал от проверяемой логической схемы включает логический ключ 3, который шунтирует входы интегратора 5, и иа его выходе устанавливается постоянный уровень напряжения. По окончании .синтеза очередного знака содержимое двоичного счетчика .10 увеличивается на единицу. С выходов первого и второго разрядов двоичного счетчика 10 сигналы подаются на соответствующие входы двухзвенной декодирующей сетки 9, на выходе которой формируется подаваемое в канал Х адресное напряжение в виде возрастающей ступенчатой пилы. Аналогично с выходов третьего и четвертого разрядов двоичного счетчика 10 сигналы подаются на соответствующие входы двухзвенной декодирующей сетки 8, на вы-. ходе которой формируется подаваемое в канал У адресное напряжение в виде, падающей ступенчатой пилы. Оба адрес,ных напряжения на суммирующих усили телях б и 7 складываются с соответствующими функциональными напряжениями. и через выходные клеммы 13 и 14 подаются соответственно на входы У и Х осциллографа. Коды, снимаемые с выходов двоичного счетчика 10, шифратором ll преобразуются в коды столбцов и строк карты Карно, которые через выходные клеммы 15, Iá, 17 и 18 подаются на соответствующие входы проверяемой логической схемы.

Устройство обладает высокой точностью и чувствительностью и обеспечивает получение устойчивых и одинаковых по форме сигналов при изменении параметров внешней среды.

Формула изобретения

Устройство для контроля логических схем, содержащее двоичный счетчик; задающий гейератор, первый и второй суммирующие усилители, первую и вторую двухзвенные декодирующие сетки, выходы которых соединены с первыми входами соответственно первого и второго суммирующих усилителей, выходы которых подключены соответственно к первой и второй выходным клеммам, о тличающе е ся тем, что, с целью повышения точности и чувствительности, в него введены кольцевой счетчик, первый и второй интеграторы, логичесlf 16 f

Составитель С. Бичков

Редактор В. Данко . Тех ед И.Голинка

Заказ 2101/65 Тираж 732

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35 Ра ская наб. д. 4/5

Корректор Е. Рошко

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

5 8240 кий ключ и шифратор, причем выход задающего генератора соединен со входом кольцевого счетчика, выходы первого и третьего разрядов которого подключены соответственно к прямому и инверсному входам первого интегратора, выход которого подключен ко второму: входу первого суммирующего усилителя, выходы второго и четвертого разрядов кольцевого счетчика через логический 16 ключ соединены соответственно с прямым и инверсным входами второго интегратора, выход которого подключен ко второму входу второго суммирующего усилителя, выход четвертого разряда кольцевого счетчика соединен со входом двоичного счетчика, выходы первого и второго разрядов которого со83 единены со входами первоЛ двухзвенной декодирующей сетки и с соответствующими входами шифратора. а выходы третьего и четвертого разрядов двоичного счетчика соединены со входами второй двухзвенной декодирующей сетки и с соответствующими вхоцами шифратора, выходы которого подключены соответственно к третьей, четвертой, пятой и шестой выходным клеммам, а управляющий вход логического ключа подключен к входной клемме. Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

Ф 551575, кл. G 01 R 31/28, 1977.

2. "Электроника", перев. с англ., 1977, N .25, с. 60-61 (прототип).