Формирователь сигналов управления

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистическик

Реслублик (1 1) 834872 (61) Дополнительное к авт. свид-ву— (22) Заявлено 10.10.79 (21) 2827561/18-21 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 30.05.81. Бюллетень № 20

Дата опубликования описания 05.06.81 (51) М. Кл.з

Н 03 К5/13

ГФс74арстааввый намвтют (53) УДК 621.374 (088.8) до девам взабретевий и вткрмтий (72) Авторы изобретения

В. К. Чупрыгин, Д. М. Розина, А. С. Корчажкин и В. Т. Паюнов (71) Заявитель (54) ФОРМИРОВАТЕ,ЛЬ СИГНАЛОВ УПРАВ.ЛЕНИЯ

Изобретение относится к импульсной технике, в частности к формирователям сигналов управления для считывания программ с устройства памяти.

Известно устройство, формирующее сигналы управления по воздействующим сигналам. В известном устройстве формирование сигналов управления осуществляется по дистанционным командам (1).

Однако устройство не позволяет производить формирование разделенных по времени сигналов управления при совпадении по времени команд дистанционного управления, а также запрещение формирования сигналов управления независимо от рабочего состояния устройства при подаче команды дистанционного управления, совпадающей с предыдущей командой.

Наиболее близким по технической сущности к предлагаемому является устройство, в котором содержится преобразователь, на вторичной обмотке которого выделяют управляющий сигнал, подаваемый на управляющий контур. Управляющий контур содержит пороговую схему, на которую подается управляющий сигнал. На память подается сигнал пороговой величины. В схеме имеется

2 выключатель с двумя устойчивыми состояниями, срабатывающий под воздействием сигнала пороговой величины и блокирующий в этом положении повторную передачу сигнала; подаваемого на память в процессе развития рабочей операции. Электронный управляющий выключатель, включенный в фазе, соответствующей срабатыванию, раз мыкается под .воздействием сигнала памяти (2(.

Однако указанная схема не позволяет производить формирование разделенных по времени сигналов управления при совпадении по времени команд дистанционного управления, поступающих по различным каналам; запрещение формирования сигналов управления независимо от рабочего состояния устройства при подаче команды дистанционного управления, совпадающей с предыдущей командой.

Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения раздельного формирования сигналов управления.

Поставленная цель достигаетея тем, что в формирователь сигналов управления, содержащий первую шину команд управления, 834872 первый элемент памяти и первый анализатор, выход которого соединен со входом первого элемента памяти, введены дополнительно вторая шина команд управления, второй анализатор, второй элемент памяти, первый и второй дешифраторы, коммутатор, блок памяти и блок элементов равнозначности, при этом первая шина команд управления соединена с первыми входами блока элементов равнозначности и первыми входами блока памяти, выходы блока памяти соединены со вторыми входами блока элементов равнозначности, выходы которого соединены со входами первого анализатора, вторая шина команд управления соединена со входами второго анализатора, выход которого ,соединен с первым входом второго элемента памяти, второй вход которого соединен с первым выходом коммутатора, второй выход коммутатора соединен со входом блока памяти и со входом первого элемента памяти, выход которого соединен с первым входом первого дешифратора, второй вход кото- 20 рого соединен-с первым управляющим входом коммутатора и с выходом второго дешифратора, второй вход второго дешифратора соединен со вторым управляющим входом коммутатора и с выходом первого дешифратора.

На чертеже приведена блок-схема формирователя управляющих сигналов.

Формирователь содержит первую шину 1 команд управления, блок 2 памяти, блок 3 . элементов равнозначности, анализатор 4, зо первый элемент 5 памяти, первый дешифратор 6, коммутатор 7, вторую шину 8 команд управления, второй анализатор 9, второй элемент 10 памяти, второй дешифратор 11, первый выход 12 сигнала управления, вход сигнала 13 подтверждения, второй выход 14 сигнала управления.

Первая шина 1 команд управления соединена с одними входами блока 2 памяти и с одними входами блока 3 элементов равнозначности, выходы которого соединены со 4 входами анализатора 4. Выход-анализатора

4 соединен с одним входом первого элемента 5 памяти, выход которого соединен с одним входом первого дешифратора ф. Выход первого дешифратора 6 соединен с первым выходом 12 сигнала управления, одним 45 управляющим входом коммутатора 7 и с одним входом второго дешифратора 11, выход которого соединен со вторым выходом

14 сигнала управления, вторым управляющим входом коммутатора 7 и со вторым входом первого дешифратора 6. Один выход коммутатора соединен с другим входом блока 2 памяти. и с другим входом первого элемента 5 памяти, другой вход которого соединен с выходом второго анализатора 9, на входы которого заведены цепи со второй шины 8 команд управления, а выход элемента 10 памяти соединен с другим входом второго дешифратора 11.

Работа формирователя управляющих сигналов заключается в следующем.

При подаче команды с первой шины 1 команд управления блок 3 элементов равнозначности выдает сигналы, соответствующие неравнозначности, так как блок 2 памяти находится в обнуленном состоянии. Анализатор 4, оценивая наличие неравнозначности, выдает сигнал, запускающий первый элемент 5 памяти.

При отсутствии сигнала с выхода второго дешифратора 11 первый дешифратор

6 выдает сигнал управления, который одновременно поступает на один вход второго дешифратора для запрещення подачи второго сигнала управления в случае его поступления со второй шины 8 команд управления и на один управляющий вход коммутатора 7, в результате чего осуществляется соединение входа сигнала подтверждения с другими входами блока 2 памяти и элемента 5 памяти. Если в процессе отработки первого сигнала управления со второго генератора дистанционного управления поступает команда,.то она запоминается на втором элементе.10 памяти, но второй сигнал управления при этом не формируется, так как дешифратор 11 закрыт.

После отработки первого сигнала управления, т. е. с поступлением сигнала подтверждения отработки, который подается через коммутатор 7 на другой вход блока 2 памяти и на обнуляющий вход элемента 5 памяти, производится запись команды с первой шины 1 команд управления в блок 2 памяти и обнуление элемента 5 памяти. В результате записи команды в блоке 2 памяти возникает соответствие на входах блока элементов равнозначности, вследствие чего элемент 5 памяти повторно не запускается. Он запустится только в том случае, если сменится команда с первой шины 1 команд управления.

По обнулению элемента 5 памяти снимается подача первого сигнала управления, в результате чего снимается запрет со второго дешифратора и в случае, если второй элемент 10 памяти хранит информацию о подаче команды со второго генератора дистанционного управления, то дешифратор 11 сразу формирует второй сигнал управления и на время его отработки осуществляет запрет первого деыифратора и коммутацию входа сигнала подтверждения на обнуляющий вход второго элемента 10 памяти.

Использование предлагаемого изобретения позволит расширить функциональные возможности формирователя сигналов управления для различных исполнительных устройств.

Формула изобретения

Формирователь сигналов управления, содержащий первую шину команд управле834872

Составитель Л. Колосков

Редактор Н. Кешеля Техред А. Бойкас Корректор Н. Бабннец

Заказ 4057 84 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

I 13035, Москва, ж — 35, Раушская наб., д., 4/5

Филиал ППП <Патент», г. Ужгород, ул. Проектная, 4 ния, первый элемент памяти и первый анализатор, выход которого соединен со входом первого элемента памяти, отличающийся тем, что, с целью расширения функциональных .возможностей устройства за счет обеспечения раздельного формирования сигналов управления, в него введены дополнительно вторая шина команд управления, второй анализатор, второй элемент памяти, первый и второй дешифраторы, коммутатор, блок памяти и блок элементов равнозначности, при этом первая шина команд управления соединена с первыми входами блока элементов равнозначности и первыми входами блока памяти,,выходы блока памяти соединены со вторыми входами блока элементов равнозначности, выходы которого соединены со входами первого анализатора, вторая шина команд управления соединена со входами второго анализатора, выход которого соединен с первым входом второго элемента памяти, второй вход которого соединен с первым выходом коммутатора, второй выход коммутатора соединен со входом блока памяти и со входом первого элемента памяти, выход которого. соединен с первым входом первого дешифратора, второй вход которого соединен с первым управляющим входом коммутатора и с выходом второго дешифратора, второй вход второго дешифратора соединен со вторым управляющим входом коммутатора и с выходом первого дешифратора.

Источники информации, принятые во внимание при экспертизе

1. Патент Франции № 2219730, кл. Н 03 К 5/17, 1974.

2. Заявка Франции № 2301969, кл. Н 03 К 5/153, 1976.