Устройство тактовой синхронизации

 

Оп ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социаписткческмн

Респубики (i )860332 (6l) Дополнительное к авт. свнд-ву (22) За явлено 17,08.79 (21 ) 2813890(18-09 с присоединением заявки г}е (23) Приоритет (5()М. Кл.

Н 04 L 7/02

Юваудерстевнный квинтет

СССР (53) УДK 621.394. .662 (088.8) аа делан нзебретеннй и атнрытнй

Опубликовано 30.08.81. Бюллетень J% 32

Дата опубликования описания 30.08.81 (72) Авторы изобретения

I

П. П. Загнетов, В. А. Блюм, Ю. В. Волченков m С. Ю. Сила-Новицкин

I (71) Заявитель (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к электросвязи и может использоваться в системе передачи информации для синхронизации приемника и передатчика путем регулирования фазы с помощью принятых кодовых сигналов, которые не содержат синхронизирующей информации.

Известно устройство тактовой синхронизации, содержащее генератор тактовых импульсов и последовательно соединенные первый цифровой фильтр, блок добавления и исключения импульсов, первый делитель частоты и второй делитель частоты, а также последовательно соединенные аналого-цифровой преобразователь и второй цифровой фильтр, при этом выход генератора тактовых импульсов подключен к опорным входам блока добавления и исключения импульсов и аналогоцифрового преобразователя f 11.

Однако известное устройство имеет большое время вхождения в синхронизм. .Цель изобретения — уменьшение времени вхождения в сннхронизм.

Для достижения цели в устройство тактовой синхронизации, содержащее генератор тактовых импульсов и последовательно соединенные первый цифровой фильтр, блок добавления и исключения импульсов, первый делитель частоты и второй делитель частоты, а также последовательно соединенные аналого5 цифровой преобразователь и второй цнфровои фильтр, при этом выход генератора тактовых импульсов подключен к опорным входам блока добавления и исключения импульсов и

10 аналого-цифрового преобразователя, введены блок сравнения, триггер, сумматор по модулю два, последовательно соединенные первый ключ, накопительный сумматор, второй ключ и регистр сдвига, а также последователь}$ но соединенные распределитель импульсов, первый элемент И, элемент ИЛИ, элемент памяти, пороговый блок и второй элемент И, к второму входу которого и второму входу второго делителя частоты подключен выход

3} первого элемента И а выход второго эле7 мента И подключен к первому входу распределители импульсов, к второму, третьему и четвертому входам которого подключены соответственно выходы второго делителя часто860332 ты, первого делителя частоты иj генераторе тактовых импульсов, а выходы распределителя импульсов подключены соответственно к второму входу элемента ИЛИ и к управляющим входам блока добавления и исключения импульсов, триттера первого ключа, накопительного сумматора, второго ключа и регистра сдвига, выход которого подключен к второму входу второго ключа и первому (вхоцу первого ключа, к второму входу которого подключен выход второго цифрового фильт-! ра, при этом выход накопительного сумматора подключетт к второму входу элемента памяти и к первым вхоцам триггера и блока сравнения, к второму входу которого и первому входу сумматора по модулто два подключен выход элемента памяти, а выход блока сравнения под ..тт: ттп к второму входу первого элемента И, пртгтем выход триггера подкшочен к второлту входу сумматора по модулю два, выход которого подключен к входу первого цифрового фильтра, 11а черт.же т(т."цстанттстта структу1птая электртгтеская схема ттред(тожеттттого устройства.

Устройство содержит аналого-цифровой преобтраэоват(ть 1, генератор 2 тактовых импульсов, цифровой фильтр 3, ключ 4, накопительттый султ (ит(р 5 1тегтт..тр 6 сттт((тта, ключ 7, (тасттрс,т(..((гт..тп 8 ит.тттульсотт„элелтеттт 9 памяти,. блок 1О ср(т(тт(.нт(я, лемснт И li, элемент

Ш11! 12, элсмс и 1! 13, пороговый блок 14, делитсш> !5 час(тттьт, (риттер 16, цифровой фвтт.тр l т, сумматор 18 по лтодулт(т два, блок !

9 (тобаттттеттттч и ттсклт(тчеттня импульсов и де.т(итет(ь 20 частоты, Ус(троттсттто татстовотт синхронизации работает с.тедующим образом. йфроаьтс отсчеты с выхода аналого-цифроного преобразователя 1 в моменты времени, определяслиае импульсами с выхода генератора 2 тат((от ть(х нлтп льсон, т(Ост натот тт циф}товой фттл(,т! 3. н котором осуществляется усреднение отсчетов. Частота отсчетов на выходе цифрового фильтра 3 меньше частоты входных отсчетов. После включения устройства тактовой синхронизации цифр(твьте отсчеты э с выхода тттт! рового фильтра 3 через ключ 4 ностуттают на ехоп накопительного сумматора 5, После этого в накопительный сумматор 5 через ключ 4 поступает выходной отсчет Z> регистра 6. Сформированное в накопительном сумматоре 5 число 7>=Ут-+ Z> через ключ 7 поступает на вход регистра 6, после чего содержимое регистра 6 сдвигается на оцин разряд, а,накопительный сумматор 5(обнуляется. Длина регистра б равна(п. Управление работой клточа 4, накопительного сумматора 5, ключа

7 и регисгра 6 осуществляется с помощью им пульсов, поступавших от распределителя 8 импульсов, После накопления принимаемого сигнала в течение определенного числа S — 10 символов в предлагаемом устройстве вычисляется и записываетсЯ в РегистР 6 числов!,=У!„+2т н.

Затем выход регистра 6, соединенный через ключ 4 с входом накопительного сумматора

5, соединяется через ключ 6 с входом регистра 6.

Далее числа 2.1.». где т =1,2„p, записанные в регистре 6, цйклически сдвигаются на и разрядов, а в накопительном сумматоре 5 при этом образуется сумма т т

Х = 5".

1=4 ", --(-Логическая величина В.т принимает значения 1 и представляет собой отсчеты сигнала, используемого в качестве информационного символа 1, Число А с выхода накопительного сумматора 5 поступает на . вход ключа

7 и на вход блска 10 сравнения. В блоке

2О

10 число Л1- сравнивается с числом, записанным в многоразрядном элементе 9 памяти (до начала работы устройства тактовой синхронизации элемент памяти 9 обнуляется).

Если число Х1- больше числа, содержащегося в элементе 9 памяти, то с выхода бло25 ка 10 на первый вход первого элемента И

11 поступает "1".

Если число, записанное в элементе 9 памяти больше порога, то с выхода порогового блока 14 на вход элемента И 13 поступает

"1". В этом случае управляющий импульс от распределителя 8 импульсов через элемент

И 11 и элемент ИЛИ 12 поступает на управляющий вход элемента 9 памяти, обеспечивая запись в нее числа -, Этот же управ35 ляющий импульс, прошедший через элемент

И 11,поступает на вход сброса делителя 15 частоты, обеспечивая его фазнрование, и через элемент И 13 — на вход распределителя импульсов 8. Всего вычисляется и чисел Лт.. .щ Если нн одно иэ чисел ).1.не превышает норог в пороговом блоке 14, то процедура вхождения в синхронизм начинается сначала.

Если хотя бы одно из чисел 3.1. превышает порог в пороговом блоке 14, то отсчеты Ут. с выхода цифрового фильтра 3 поступают через ключ 4 в накопительный сумматор 5 и далее через ключ 7 в регистр 6. Нако нтельный сумматор 5 обнуляется. Эта процедура повторяется до поступления в распределитель

8 импульсов импульса в выхода делителя 15( (частоты (частота следования импульсов с выхода делителя 15 частоты примерно равна тактовой -частоте, а момент появления импульса — соответственно максимальному из и чисел 3-1- ).

После тактового момента s накопительном сумматоре 5 формируется число, равное тт

Х =т

1. " 7 1 «„ 6„, а числа М 1. „, записанные в регистре 6, циклически сдвигаются.

860332

Устройство тактовой синхронизации, содержацее генератор тактовых импульсов и после- 45 довательно соединенные первый цифровой фильтр, блок добавления и исключения импульсов, первыи делитель частоты и второй.

Знак числа )(1- записывается в триттер 16 при поступлении управляющего импульса от распределителя 8 импульсов, а накопительный сумматор 5 обнуляется. Знак числа Х - является выходным информационным символом, а управляющий импульс, обеспечивающий запись знака числа 1 1- в триггер 16, является тактовым импульсом. После окончания вычисления числа Х1. вычисляется число 3, М „.6„.

4Ф1

Здесь 5. где 1= ..И; — отсчеты опорного сигнала, принимающие значения -1,0, +1.

При поступлении управляющего импульса от распределителя 8 импульсов через элемент

ИЛИ 12 на управляющий вход элемента 9 памяти число 1„переписывается иэ накопительного сумматора 5 в элемент 9 памяти. С выхода элемента 9 памяти число 1. поступает в цифровой фильтр 17, причем знаковый"раз- ряд числа 31- складывается в сумматоре 18 по модулю два с логическим значением информационного символа, поступающего с выхода триттера 16.

Цифровой фильтр 17 усредняет поступающие отсчеты и формирует сигналы добавления и . исключения импульсов, поступающие в блок

19 добавления и исключения импульсов.

Блок 19 добавляя и исключения импульсов обеспечивает регулирование фазы импульсов, поступающих в распределитель 8 импульсов с выхода делителя 20 частоты. ехнико-экономический эффект изобретения заключается в уменьшении времени установления синхронизации тактов, что позволяет увеличить пропускную способность лтпшй передачи информации. Использование в устройстве тактовой синхронизации цифровой обработки сигналов обеспечивает высокую надежность устройства и стабильность его параметров.

Формула изобретения делитель частоты, а также последовательно соединенные аналого-цифровой преобразователь и второй цифровой фильтр, при этом выход генератора тактовых импульсов подключен к опорным входам блока добавления и исключения импульсов и аналого-цифрового преобразователя, о т л и ч а ю щ е е с я тем, что, с целью уменьшения времени вхождения в синхронизм, введены блок сравнения, 1р триггер, сумматор по модулю два, последовательно соединенные первый ключ, накопительный сумматор, второй ключ и регистр сдвига, а также последовательно соединенные распределитель импульсов, первый элемент .

И, элемент ИЛИ, элемент памяти, пороговый блок и второй элемент И, к второму входу которого,и второму входу второго делнтелячастоты подключен выход первого элемента И, а выход второго элемента И подключен к первому входу распределителя импульсов, к второму, третьему и четвертому входам которого подключен;л соответственно выходы вто. рого делителя частоты, первого делителя частоты и генератор:. тактовых импульсов, а выходы распределителя импульсов подключены.соответственно к второму входу элемента ИЛИ и к управляющим входам блока добавления и исключения импульсов, триггера, первого ключ», на копительного сумматора, второго ключа и регистра сдвига, выход которого подключен к второму входу второго ключа и первому входу первого ключа, к второму входу которого подключен выход второго цифрового фильтра, при этом выход накопительного сумматора подключен к второму входу элемента памяти

З5 и к первым входам триттера и блока сравне. ния, к второму входу которого и первому входу сумматора по модулю два подключен выход элемента памяти, а выход блока срав- нения подключен к второму входу первого элемента И, причем выход триггера подключен к второму входу сумматора по модулю два, выход которого подключен к входу первого цифрового фильтра

Источники информации, пршппые во внимание при экспертизе

1. Шляпоберскнй В. И. Основы техники передачи дискретных сообщений. М„"Связь", 1973, с. 275, рнс. 5.15 (прототип).

860332

Составитель Е. Ногиблов

Техред 3. Фанта Корректор Л. Иван

Редактор С. Юско

Заказ 7575(32

Тираж б98 Подписное

ВНИИЛИ Государственного комитета СССР но делам изобретений н открьиий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектнал, 4