Устройство для линеаризации функций

 

(72) Авторы нзобре-,ения

С.И. Рудковский, П.Ф. Головченко и С.К. Федько

1," ;, ) (7l) Заявитель

Киевское научно-производственное объединение

"Аналитприбор" (54)УСТРОЙСТВО ДЛЯ ЛИНЕАРИЗАЦИИ ФУНКЦИЙ

1Î!

Изобретение относится к вычислительной и преобразовательной технике ° н может быть использовано для вычисления функции линеаризации первичных измерительных преобразователей, для записи и воспроизведения электрических сигналов, характеризующих физические процессы в различных автоматизированных системах управления :ехнологическими процессами.

Известно устройство для дискретной записи и воспроизвсдения функций, осуществляющее автоматическое вычисление угловых коэффициентов на участ.

1 ках аппроксимируемой.функции с неизвестной априорной информацией о ее виде, в котором подлежащий дискретной записи сигнал квантуется по уровню с постоянным шагом квантования, а вычисляемые угловые коэффициенты на каждом шагу квантования заносятся в блок памяти для дальнейшего использования при воспроизведении,функции 1), К недостаткам этого устройства следует отнести низкую точность, а также неполную адаптацию дискретной записи функции входного сигнала, так как величиной шага квантования необходимо задаваться до начала процесса записи,(т.е. все-таки необходимы предварительные сведения о форме сигкала) и в процессе записи не предусмотрено изменение велинины шага квантования в зависимости от скорости изменения сигнала. Заведомое уменьшение величины шага квантования позволяет повысить точность преобразования, но приводит к получению избыточной информации на отдельжас участках функциональной зависимости, что приводит к неоправданному угадичению оборудования.

Наиболее близким по технической сущности к предлагаемому изобретению является устройство, в котором выбор участков аппроксимации и вычисление, угловых коэффициентов на каждом из

64307

Поставленная цель достигается тем, что устройство, содержащее блок памяти, счетчик результата, генератор.импульсов, переключатели, узел сравнения, цифроаналоговый преобразователь, причем выход устройсгва через первые замыкающие контакты первого и второго переключателя соединены с выходом счетчика результата, первый вход. узла сравнения, через вторые размыкающий и замыкающий контакты первого перек"лючателя соединен соответственно с входами эталонной и измеряемой величины устройства, введены элемент И, формирователь опорного сигнала и блок. разрешения записи,, причем первый и второй входы элемента И соединены соответственно с выходом генератора импульсов и выходом узла сравнения, второй вход которого соединен с выходом цифроаналогового преобразователя, вход которого соединен с аналоговым выходом формирователя опорного сигнала, цифровой выход которого соединен с первым входом блока памяти и первым входом блока разрешения записи, выход которого соединен со вторым— входом блока памяти, выход и третий вход которого соединены соответственно с первым входом формирователя опорного сигнала и выходом сиетчика, вход .которого через вторые размыкающий и замыкающий контакты второго переключателя соединен .соответственно со вторыми входами формирователя опорного сигнала, блока. разрешения записи и с выходом элемента И, а через пер

55 На -чертеже представлена блок-схе-. ма устройства.

Схема устройства для линеаризации функций содержит первый вход 1 ввода

1 них осуществляется посредством срав кения текуших значений величина входного сигнала и специально формируемой ступенчатой функции с известным угловым коэффициентом и при достижении разности более допустимой фиксируют границы участков и их координаты, для чего в устройство включены аналого-цифровой и цифроаналоговый преобразователи, блок памяти, генератор и делитель опорной частоты, сумматоры последовательного и параллельного счета, узлы сравнения и коммутации f2).

Недостатками .этого устройства являются сложность и ограниченные функциональные возможности (невозможность вычисления функции линеаризации без принятия- специальных мер).

Цель изобретения - повьпнение точности и упрощение устройства.

4 вый размыкающий контакт второго переключателя — со входом"цифрового эквивалента измеряемой величины" устройства, третий вход блока разрешения записи является входом" задания допустимой погрешности" устройства.

Кроме того, блок разрешения записи содержит регистр, два сумматора и элемент задержки, причем первые входы первого и второго сумматоров объединены и являются первым входом блока, первый и второй входы регистра являются соответственно вторым и третьим входами блока, а выход соединен со вторыми входами первого и второго сумматоров, третьи входы которых через элемент задержки соединены с их выходами, которые являются выходом блока, Суть изобретення заключается в том, что на вход эталонной величины и на счетный вход счетчика аналого-цифрового преобразователя подают соответственно эталоны Х преобразуемой ве личины Х и соответствующие им цифровые эквиваленты. При этом уравновешивание устройства, необходимость в котором возникает в случае нелинейности U=f(x ) первичного измерительного преобразователя, осуществляют посредством изменения его опорного сигнала

U . В этом случае нелинейность преобразуемой функции U=f(x ) на отдельЭ

-ных ее участках оценивается величиной отношения изменения опорного сигнала

И Uprj (j) ф1, при достижении макси> tA

ОП(4+4) мально допустимого значения которого в блоке памяти фиксируются координаты

40 0опp Х Участков функциЯ линеаРизации

В режиме воспроизведения, рабочий режим, на вход первичного измерительного преобразователя подают измеряе- мую величину Х(1)и переводят устройст- . во в обычный режим, режим следящего уравновешивания, подключив счетный вход счетчика к выходу генератора импульсов, при. этом значения коэффициентов преобразования на отдельных участках функции N f(x, t) устанавливают изменением опорных сигналов, значения которых выбирают из блока памяти при соответствурцих значениях кодов на цифровом выходе счетчика.

86 максимально допустимой погрешности

Д линеаризации, второй .вход 2 ввода эталона Х измеряемой физической величины Х, третий вход 3 ввода измеряемой величины Х(t), четвертый вход

4 ввода цифрового эквивалента Йхэ эталона Х физической.величины Х, вход 5 устройства - вывод цифрового эквивалента Й измеряемой величины

Х Ю, первый и второй переключатели

6 и 7, узел 8 сравнения, генератор

9 импульсов, логический элемент И

10,счетчик 1 1 результата цифроаналоговый преобразователь 12, формирователь 13 опорного сигнала, счетчик

l4, цифроаналоговый преобразоватеаь

15, блок 16 паИяти, блок 17 разрешения записи, регистр 18, первый и второй сумматоры 19 и 20, элемент задержки 21.

Связь устройства с внешним объек том осуи(ествляется через первый вход ввода максимально допустимой погрешности d линеаризации, второй вход

2 ввода эталона Х. измеряемой физической величины Х, третий вход 3 ввода измеряемой физической величины Х 1>, четвертый вход 4 ввода цифрового эквивалента Й р эталона Х физической величины Х и вход 5 для вывода цифрового эквивалента Й <1измеряемой ве личины Х . Перевод работы устройства из режйма вычисления в режим воспроизведения лпнеаризованной функции выполняется через первый и второй переключатели 6 и 7 (положения переключателей 6 и 7 на чертеже соответствуют работе, устройства в режиме вычисления функции линеаризации), пунктиром обозначены положения переключателей 6 и 7 при работе в режиме воспроизведения линеаризованной функции сигналу с выхода блока разрешения записи 17 текущих значений цифровых эквивалентов Й х эталонов фи.зической величины Хв и соответствующих им цифровых эквивалентов Й опорного сигнала, а в режиме воспроизведения функции линеаризации предназначен для считывания цифровых эквивалентов Йопопорного сигнала формирователь опорного сигнала 13 в момент равенства цифровых эквивалентов Й . эталонов измеряемой величины Х 1хранимых в блоке памяти 16, и цифровых эквивалентов 1 (измеряемой величины

X(t) с выхода счетчика 11, В состав блока разрешения записи )7 входят. регистр 18, первый 19 и второй 20 сум4307 б маторы параллагьного суммирования и элемент задержки 21. -Информативный вход регистра 18 соединен с первым входом устройства ввода величинымаксимапьно допустимой погрешности

Д линеаризации, а именно величиньР100/dq, управляющий вход (вжщ разрешения считывания кода из 38 в сумматоры 19 и 20} регистра 18

1в соединен с выходом элемента И, st» ход регистра l8 соединен с первыми

-информативными входами сумматоров

19 и 20, вторые информативные входы которых соединены с цифровым выходом формирователя опорного сигнала 13, Выходы 7,1М); /gal, харак, теризующие нуль результата в каж дом из сумматоров 19 н 20, объедине. ны и соединены с входом разрешения записи блока памяти 16 а также через элемент задержки 21 с входами разрешения записи сумматоров по вто. рым информативным входам (ввод N „ ), По знаку приращения +ЬИ положительная или отрицательная числовая последовательность (эта связь с выхода узла сравнения 8 для простоты представления блок-схемы совмещена с шиной счетных импульсов) первый и второй сумматоры 19 и 20 перекнючаются в режимы многократного (кратного числу поступивших импульсов) суммирования в одном и вычитания в другом сумматорных числового значения кода

I0Od регистра 18, причем, если пер вый сумматор 19 включен в режим суммирования, то второй сумматор 20 вклю чен в режим вычитания, и наоборот, т.е, результаты сумм в первом и втором сумматорах 19 и 20 определяются в соответствии с выражением

РОО 1 ((2) . оп(.14 d 3 "on

Исходя из заданного условия ° е, где Й <. -N0n(=bNon ïîëó÷èì условие

cnÈÃ 0 ) оп формирования сигнала разрешения записи на выходе блока 17

100 опт) d on

Ф ри достижении результата Е 0 в одном из сумматоров 19 (20} на выходе сумматора 19 (20) появляется сигнал разрешения записи в блок памяти 16 значений Й,ь Й,1 (1и через вре мя 1, необходимое для записи, по

30й

864307

55 разрешающему сигналу с выхода элемента задержки 21 через вторые информативные входы в сумматоры 19 и 20 записывается новое значение вычитаемого (слагаемого) — И ; ..т.е. блок

Оп(1+1)f разрешения записи 17 выполняет функции определения границ участков линеаризации посредством сравнения значений опорных сигналов.

Устройство работает следующим образом.

Режим вычисления функции линеаризации.

Первый и второй переключатели б и

7 установлены в положения, указанные на блок-схеме устройства, Через первый вход 1 в регистр 18 блока разрешения записи 17 вводят значение 1006

В счетчике 14 блока формирования опорного сигнала 13 устанавливают любое начальное значение коца Йо и. заносят в блок памяти 16 первую пару значений И „ =И, И„ =0. Начальное зна4Ь о о чение опорйого сигнала И заносят

Ошо также через вторые информативные входы в первый.и второй сумматоры 19 и 20

На второй и четвертый. входы 2 и 4 устройства подают (например, с выхода градуировочной установки) монотонно изменяющиеся эталонные величи-. ны Х = Х .-Х .хи соответствующие им пали пп цифровые эквиваленты 1, представленные последовательностью счетных импульсов, так как каждому импульсу, поступающему на четвертый вход 4 соответствует одно и то же приращение ЬХр физической величины.

Ниже использованы следующие символы и выражения:

И.1,И,1 — текущие значения кодов в счетчиках 11 и -14 соответственно

N ö,И„. — максимальные емкости счетчиков (0,=сопзй-опорные сигналы и выходные

- сигналы цифроаналоговых преобразователей 15 и 2.

Оп ОН «0П HÄ . 014 0 4 Й

<е

5blX "Оп "оп N« выК="оп й4

И4

При поступлении на счетный вход счетчика 11 импульсов с четвертого входа 4 устройства через нормально замкнутые контакты первого и.второго переключателей 6 и 7, код его начинает возрастать и соответственно начинает возрастать выходной сигнал 0 цифроаналогового преобразователя 12

„и U14 N "о "x3.

"ВЫХ "ОП Н

1Ф

При нарушении равенства 0. =0, "х на выходах узла сравнения 8 открывается логический элемент И 10 и с выхода генератора импульсов 9 через контакты второго переключателя 7 на счетный вход счетчика 14 блока формирования опорного сигнала 13 поступают импульсы, изменяющие его начальный код К +дМ, п, а следова10 тельно, и опорный сигнал на аналоговом входе цифроаналового преобразователя 12, поддерживая тем самым устройство в равновесном состоянии в соответствии с выражением

15 ц1Ь +у

ИО-Ь" n N + И д1е О оп ц 4 И М

Каждый из счетных импульсов, поступающих на управляющий вход регист.— р0 ра 18 блока разрешения записи 17, суммирует значение его кода 100d4 с записанным ранее кодом г „ И4О

О в одном из сумматоров и вычитает в другом, т,е. в первом и втором сум25 . маторах 19 и 20 формируются резуль- .

° та ты 100

34(ъ>=ъп -)М4оп г

При уменьшении до нуля результирующего кода в одном из сумматоров на выходе блока разрешения записи

l7 появляется сигнал, в блок памяти

16 записывается вторая нара значений М, И„з4, а через время ф в первый и второй сумматоры 19 и 20 записываются новые значения вычитае"оП4 °

Режим воспроизведения.

Первый и второй переключатели 6 и 7 устанавливают в положения, обозначенные на блок-схеме пунктиром.

На вход первичного измерительного преобразователя 8 поступает измеряемая величина X(t) счетный вход счет45 чика 11 подсоединен через логический элемент И 10 к выходу генератора импульсов 9. В начальный момент ,при значении кода Ио О в счетчике

4Я

;ll иэ блока памяти 16 в счетчике

14 формирователя опорного сигнала 13 установится значение кода М N опо

Предположим, что в момент подключения ихода узла 8 к третьему входу 3 устройства значение физической величины X(t) находилось в пределах

i --ого участка линеаризации. Причем скорость аналого-цифровых..преобразо- ваний должна быть выше скорости изменения функции Х(й).

864

Появление-сигнала Ц ®на входе устройства вызывает разбаланс сигналов

U > и U15b íà входах узла сравнения

14

8, который у"траняется изменением кода в счетчике 11 от значения Ng=0 до М4 =МХв.1с коэффициентом преобра 13 зования, определяемым -значением опорного сигнала 00„ . Если при достиже"о нии кода в счетчике 11 значения, равного Й =М сигналы на входах узла

Х91 сравнения 8 не будут уравновешены, 14 а именно, по пРежнему ОХ ц17 Ug1I g „ то из блока памяти 16 в блок формирования опорного сигнала 13 перепишетый цифРовои Ks11saaem Моп„. опорного сигнала U что означает, оп что дальнейшее преобразование аналоговой величины U q)B пределах М элМ будет осуществляется при опорном

ХУ2. сигнале д < Я

UOq = 1 13„ и т,д., т.е. в устройстве будут послевательно устанавливаться опорные сигU 14 1>114 0 14

on/ Ъп1 оп1" нала на выходе цифроаналогового преоб разователя 12 происходит в соответствии с выражением

011 о и я

Х«Х2 " (1+11 (II! NÎ „ 16 Я „ 16 13 ) ц и, начиная, с i-ого этапа преобразования при LL

ЮЫ ет в режиме следящего преобразования, реагируя на изменения во времени функции Х®, Учитывая высок"е быстродействие счетно-решающих узлов вычислительной техники, на много превышающих быстродействия первичных преобразователей, временем нечувствительности устройства с момента его включения до выхода в режим следящего уравновешивания можно пренебречь, Таким обрезом, устройство позволяет IIQ заданной максимально допустимой погрешности линеаризацииК Е автоматически определить и в дальнейшем воспроизводить -отптимальиую функ цию линеаризацию, что значительно упрощает построение линеаризации устройств, в автоматизированных системах управления, и, в конечном итопе, значительно расширяет область применения устройства.

Конструкция устройства проста, для воспроизведения функции линеаризации в блоке памяти достаточно хра307 нить лишь значения параметров участка линеариэации: значение М попорного сигнала и цифровой эквивалент МХ эталона Х измеряемой величины Х®, ф

Формула изобретения

l. Устройство для линеаризации функций, содержащее блок памяти, счетчик результата, генератор импульсов, 10 переключатели, узел сравнения, циф" роаналоговый преобразователь, причем выход устройства. через первые за ыкающие контакты первого и второгс переключа ггля соединены с выходом счетчи15 ка результата, первый вход узла срав- .

HeHHÿ через вторые разь.1кающий и .за мыкающий контакты гервого переключателя соединен соответственно с входами эталонной и измеряемой величины устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и упрощения, оно содержит элемент И, формирователь опорного сигнала и блок разрешения записи, причем первый и второй входы элемента И соединены

25 соответственно с выходом генератора импульсов и выходом узла сравнения, второй вход которого соединен с выходом цифроаналогового преобразователя, 30 вход которого соединен с аналоговым выходом формирователя,опорного сигнала, цифровой выход которого соединен с первым входом блока памяти и первым входом блока разрешения записи, выход которого соединен со вторым вхо—

35 дом блока памяти, выход и третий вход которого соединены соответственно с первым входом формирователя опорного сигнала и выходом счетчика, вход кото40 рого через вторые размыкающий и замыкающий контакты второго переключателя соединен соответственно со вторыми входами формирователя опорного сигнала, блока разрешения записи и с выхо45 дом элемента И а через первый разЭ мыкающий контакт второго переключателя - со входом "цифрового эквивалента измеряемой величины" устройства, третий вход блока разрешения записи является входом "задания допустимой

50 погрешности устроиства.

2. Устройство по п.-1, о т m ич а ю щ е е с я тем, что блок разрешения записи содержит регистр, два сумматора и элемент задержки, причем первые входы первого и второго сумматоров объединены и являются первым входом блока, первый и второй

864307 12

Источники информации, принятые во внимание при экспертизе

l ° Авторское свидетельство СССР

Ф 478333, кл. G 06 F 3/00, 1975.

2. Авторское свидетельство СССР

В 742914, кл. G 06 F 3/00, 1977. (прототип). входы регистра являются соответственно вторым и третьим входами блока, а выход соединен со вторыми входами первого,и второго сумматоров, третьи входы которых через элемент задержки соединены с их выходами, которые являются выходом блока. т1

Заказ 7795/73 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Составитель И. Хазова

Редактор N. Бандура Техред М.Рейвес Корректор Г. Решетник