Цифровая система программного управления

 

(22) Автор изобретения

С. Г. Бондарев (73) Заявитель

Волжское объединение по производству легковых автомобилей АвтоВАЗ. (54) ЦИФРОВАЯ СИСТЕМА ПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к автоматическому управлению производственными процессами и может быть применено в цифровых системах автоматического управления позиционированием различных перемещающихся объектов.

Известна цифровая система автоматического регулирования, содержащая по- следовательно соединенные преобразователь код-напряжение, усилитель, блок управления, датчик обратной связи и сумматор, вход которого соединен с выходом блока задания программы, а выходы старших разрядов сумматора подключены к входам элемента ИЛИ (1), Недостатками этой системы являются большое время торможения и необходимость применения корректирующих устройств, что приводит к снижению быстродействия и точности системы в целом.

Наиболее близким решением по технической сущности к изобретению является цифровая система программного управления, содержащая последовательно соединенные преобразователь код-напряжение, блок управления, датчик обратной связи и сумматор, вход которого соединен с выходом блока задания программы, а выходы старинх разрядов сумматора подключены к входам элемента ИЛИ, выход которого соединен с одним входом логического блока выделени» старшего разряда, другие входы которого соединены с соответствующими выходами младших разрядов сумматора 2), Преобразователь «og-напряжение этого устройства выдает линейно убывающую по амплитуде гистограмму напряжений 0 соответсвуюших весам последовательно выделяемых старших разрядов кода разности Д 6 зад&нного и текущего подо» жений объекта. Линейно убывающая цо

20 амплитуде гистограмма торможения поз вопиет повысить быстродействие системы при обработке больших перемещений за счет сокращения времени торможения.

888074

Однако в области средних и малых перемещений выигрыш в быстродействии, полученный за счет ускоренного торможения,компенсируется потерей времени на участке разгона, так как здесь амплитуда сигнала на выходе данного регулятора положения значительно ниже, чем у линейного при одинаковом коэффициенте усиления усилителей, Нелинейность характеристики; регулятора положения невелика и при йаличии статических усилий, воздействующих на объект управления, по касательной к траектории перемещения в точке позиционирования, не позволяет повысить статическую точность системы путем увеличения коэффициента усиления, Основными недостатками данной системы являются низкое быстродействие при средних и малых перемещениях и невысокая статическая точность при наличии статических усилий, воздействующих на объект по касательной к траектории перемещения в точке позиционирования.

11елью изобретения является повышение быстродействия и точности системы.

Поставленная цель достигается тем, что в цифровую систему программного управления, содержащую последовательно соединенные преобразователь двоичный код-аналог, усилитель, блок управления, датчик обратной связи и сумматор, вход которого. соединен с выходом блока задания программы, а выходы старших разрядов сумматора подключены к входам первого элемента ИЛИ, выход которого соединен с одним входом логического блока выделения,старшего разряда, другие входы которого соединены с соответствующими выходами младших разрядов сумматора, а выход первого разряда логического блока выделения старшего разряда соединен с входом первого разряда преобразователя двоичный код-аналог, введены логический блок определения четности старшего разряда и вторые элементы ИЛИ, каждый первый вход которых соединен с выходом логического блока выделения старшего разряда, номер разряда которого вдвое больше номера соответствующего ему второго элемента

ИЛИ, а каждый второй вход соединен с выходом логического блока выделения старшего разряда, номер разряда которого на единиц больше удвоенного но1$ мера соответсвуюшего ему второго элемента ИЛИ, выход каждого второго эле мента ИЛИ соединен с входом преобразователя двоичный код-аналог, номер разряда которого на единицу больше номера соответсвующего ему второго элемента ИЛИ, причем управляющий вход преобразователя двоичный код-аналог соединен с выходом логического блока определения четности старшего раэряga„a входы логического блока определения четности старшего разряда соединены с соответсвующими выходами логического блока выделения старшего разряда.

4$

Такая сис тема увеличивает быс тродействие, скорость процесса позиционирования с помощью торможения с постоян- ным максимально допустимым по величине ускорением и повышает статичес- кую точность позиционирования благодаря увеличению коэффициента усиления в зоне малых рассогласований положению.

На фиг. 1 представлена схема цифровой системы программного управления; на фиг. 2 — зависимость амплитуды аналогового сигнала А на выходе управляемого преобразователя двоичный код-аналог от кода разности заданного и текущего положений объект1.

Система содержит блок 1 задания программы, сумматор 2 на И+ 2(>-1) разряд, элемент ИЛИ 3, логический блок

4 выделения старшего разряда, логический блок 5 определения четности старшего разряда, ) п -1 дополнительных элементов ИЛИ 6, (управляемый) преобразователь двоичный код-аналог на М разрядов, усилитель 8, блок 9 управления и датчик 10 обратной связи.

Работает система следующим образом.

Блок 1 выдает в сумматор 2 код заданного положения объекта. Сумматор 2 формирует двоичный код разности заданного и текущего положений объекти и 2(Ю-1) младших разрядов двоичного кода, разности поступают непосредственно. в блок 4, а И старших.разрядов через элемент ИЛИ 3.

Блок 4 разрешает прохождение лишь старшего разряда, поступающего на его входы кода. Код выделенного старшего разряда с выходов блока 4 поступает на входы блока 5. Блок 5 управляет коэффициентом преобразования преобразователя 7, выдавая на управляющий вход преобразователя 7 цифровой сигнал, вы5 8 эываюший уменьшение коэффициента преобразования преобразователя 7 в - 2 раэ в том случае, когда номер выделенного старшего разряда двоичного кода четный или первый, и увеличивающий коэффициент преобразования преобразователя

7 обратно до исходного значения, когда номер вьщеленного старшего разряда двоичного ко а нечетный, эа исключением первого.

Изменение коэффициента преобразования преобразователя 7 может быть выполнено различными способами, например с помощью управляемого электронного ключа, переключаюшего сопротивления в цепи обратной связи суммирующего усилителя в преобразоавтеле 7.

Нечетные разряды выходного двоичного кода блока 4 передаются параллельно в порядке возрастания на входы разрядов управляемого преобразователя 7: первый разряд — непосредственно на вход первого разряда преобразователя 7, остальные, начиная с третьего, через элементы ИЛИ 6 так, что q -й из этих элементов передает (2 + 1) — и раь-: ряд выходного двоичного кода блока 4 на (1 +1) --1Гразрядный вход преобразователя 7.

Число, представляющее вес (+ 1) -го разряда двоичного кода, где 1 — любое число натурального ряда или нуль, равно корню квадратному из числа, представляющего вес (2 +1) -ro нечетного разряда двоичного кода, поэтому при поочередном выделении блоком 4 нечетных разрядов двоичного кода разности, на выходе преобразователя 7 появятся. аналоговые сигналы, представляюшие, за исключением случая выделения первого разряда, в определенном масштабе, соответсвуюшем большему из двух .возможных значений коэффициентов пре-. образования преобразователя 7, корни квадратные из весов, поочередно выделяемых логическим блоком 4 нечетных разрядов двоичного кода разности.

Исключение, касающееся первого разряда двоичного кода разности, состоит в том, что он преобразуется в аналоговый сигнал при уменьшенном в-(2 раз коэффициенте преобразования преобразователя 7.

Четные разряды выходного кода блока 4 передаются параллельно в порядке возрастания на входы разрядов пре образователя 7 через элементы ИЛИ 6 так, что w — - и дополнительный элемент

ИЛИ 6 передает 2,разряд выходного

88074 4 кода блока 4 на (+ 1)-й разрядный вход преобразователя 7.

Вес каждого четного разряда двоичного кода в 2 раза меньше веса, соот5 ветсвуюшего ему большего нечетного разряда, корень квадратный иэ веса каждого четного разряда двоичного кода в 2 раз меньше корня квадратного иэ веса соответсвуюшего ему большего нечет1й ного разряда. Так как каждый четный разряд выходного двоичного кода блока

4 передается через элемент ИЛИ 6 на тот же разрядный вход преобразователя

7, что и соответсвуюший ему больший

15 нечетный разряд и при выделении старшего четного разряда коэффициент преобразования преобразователя 7 уменьшается в 112 раэ пс сигналу от блока

5, то при последовательном выделении блоком 4 четных разрядов на выходе преобразователя 7 так же, как и в случае с вьщелением нечетных разрядов, появятся аналоговые сигналы, представляюшие корни квадратные из весов

25 выделяемых четных разрядов, причем в том же масштабе, что и для случая выделения всех нечетных, кроме первого разрядов.

Таким образом, при выделении блоком

4 как четных, так и нечетных разрядов двоичного кода разности, преобразователь 7 поочередно выдает аналоговые сигналы, соответствуюшие корню квадратному иэ весов отдельных разрядов

35 двоичного кода разности заданного и текущего положений объекта и обраэуюшие параболическую зависимость, представленную на фиг. 2 °

gg Аналоговый сигнал с выхода преобразователя 7 через усилитель 8 поступает на блок 9, перемешаюшнй объект управления и дат .ик 10. Крд текушего положения объекта с выхода датчика 10 поступает на второй вход сумматора 2, который формирует новый двоичный код разности. В случае отсутствия статических усилий, действуюших на объект по касательной к траектории перемешения в заданной точке позиционирования, при совпадении кодов текущего и заданного положений код разности становится равным нулю, аналоговый сигнал на вход усилителя не подается и перемешение заканчивается в заданной точке.

Для оптимального по быстродействию процесса позиционирования характерно торможение с постоянным максимально допустимым по величине ускорением.

7 8880

Связь скорости и перемещения при рав- . ноускоренном движении определяется соотношеннем V =кГ2дВ, гае Š— скорость, Ñ вЂ” ускорение, — перемещение.

Следовательно, задание на скорость, вырабатываемое регулятором положения позиционной. системы, должно быть связано с рассогласованием по перемещению параболической зависимостью, что и обеспечивается в данной системе.

Параболическая зависимость позволяет получить существенный выигрыш во времени при обработке малых и средних перемещений, при этом регулятор положения предлагаемой системы может. иметь больший, допустимый по условиям устойчивости системы коэффициента усиления в зоне малых рассогласований по положению. Поэтому при наличии статических усилий, действующих на объект управления по касательной к тра- . ектории перемещения в точке позициони» рования, данная система будет обладать бопыцей статической точностью.

Разрядность преобразователя коданалог в системах позиционирования опредепяется в общем случае разрядностью кода, представляющего максимапъный путь торможения объекта. Разрядность преобразователя двоичный код-аналог

30 в предлагаемой системе уменьшена на, где ф — число разрядов преобразователя двоичный код-аналог при обычном построении системы, Это определяется тем, что в данной

3S. системе все разряды преобразователя 7, кроме первого, используются для преобра- зования в аналог двух разрядов кода разности заданного и текущего положений объекта, Уменьшение необходимой разрядности преобразователя двоичный код-аналог в системе является ее существенным достоинством при построении точных систем позиционирования для объвктов, имеющих большой путь торможе4$ иия, когда обычное построение системы может стать неприемлемым, из-еа практической невозможности построения преобразователя код-аналог на необходимое число разрядов.

Формула изобретения

Бифровая система программного управпеиия, содержащая поспедоватепьно

74 8 соединенные преобразователь двоичный код-аналог, усилитель, блок управления, датчик обратной связи и сумматор, второй вход которого соединен с выходом блока задания программы, а выходы старших разрядов сумматора подкпючены к входам первого элемента ИЛИ, выход которого соединен с одним входом логического блока выделения старшего разряда, другие входы которого соединены с соответсвующими выходами младших разрядов сумматора, а выход первого разряда логического блока выделения старшего разряда соединен с входом первого разряда преобразователя двоичный код-аналог, о т и и ч а ю— щ а я с я тем, что, с целью повышения точности и быстродействия системы, в нее введены логический блок определения четности старшего разряда и вторые элементы ИЛИ, каждый первый вход которых соединен с выходом логического блока вьщепения старшего разряда, номер разряда которого вдвое больше номера соответсвующего ему второго элемента ИЛИ, а каждый второй вход соединен с выходом логического блока выдепения старшего разряда, номер разряда которого на единицу больше удвоенного номера соответсвующего ему второго элемента ИЛИ, выход каждого второго элемента ИЛИ соединен с входом преобразователя двоичный код-аналог, номер разряда которого на единицу больше номера соответсвующего ему второго элемента ИЛИ, причем управляющий вход преобразователя двоичный код-аналог соединен с выходом лОгического блока определения четности старшего разряда, B BxogbI JI0I Ipf ecK ol" о бп ока оп» ! редепения четности старшего разряда соединены с соответствующими выходами логического блока выделения старшего раз, рядно

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

М 447684, кл. G 05 В 11/26; 1973.

2. Авторское свидетельство СССР

% 624210, кл. G 05 В 19/18, 1976 (прототип).