Устройство для программного управления

 

Союз Советскик

Социалистических

Ресйубпин

ОПИСАНИЕ

ИЗОВРЕтЕНИЯ " 881676

К АВТОРСКОМУ СВИ ИТИДЬСТВУ (61) Дополнительное к авт, свид-ву

I (22) Заявлено 07. 01.80 (21) 2895992/18 24 (51)М- Кл.

G 05 В 19/18 с присоединением заявки ¹ (23) Приоритет

Государственный комитет

СССР яо делам изобретений и открытий

Опубликовано 151181., Бюллвтеиь 149 4 2

Дата опубликования описания 15. 11. 81 (53) УДК 621-508 (088.8) (72) Автор изобретения

A. С. Ерупко (71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ. ПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к автоматике и вычислительной технике и предназначено для программной реализации большого числа логических и счетных функций в системах управления производственными механизмами, технологическими процессами и другим оборудованием с разветвленной логикой управления.

Известно устройство для программного управления, содержащее счетчик адресов, память программ, дешифратор кодов операций, блок логической обработки информации, оперативную память для хранения промежуточных ре-. 15 эультатов вычислений, блок входов, включающий адресный коммутатор входов, блок входов, включающий адресный коммутатор выходов и устройства для хранения состояния выходов между 20 обращениями.программы к ним 1 .

Эти контролеры имеют ограниченное применение, так как.предназначены только для замены релейно-контактных систем. 25

Наиболее близким техническим решением к изобретению. является устройство для программного управления, содержащее счетчик, выход и вход которого соединены через первый блок 30 памяти и подключены к адресной шине, соединенной с первыми входами входного и выходного коммутаторов и второго блока памяти соответственно через третий блок памяти и непосредственно, а вторые входы обоих коммутаторов и второго блока памяти соединены с одним входом логического блока и через дешифратор — с другим выходом третьего блока памяти, причем другой вход логического блока подклю" чен к выходу входного коммутатора,а выход — к третьим входам второго блока памяти и выходного коммутатора 523 .

Недостатками указанного устройства являются введение только логических операций, что приводит при введении реле времени и счетчиков сигналов к дополнительным аппаратурным затратам, и невозможность организации циклических программ, так как выбор номера входа и выхода производится с помощью адресной части команды, что при большом числе входов, выходов приводит к увеличению адресной части команды, и, как следствие этого, к уменьшению числа типов команд,что ведет к сокращению области применения устройства.

881676

Цель изобретения - расширение области применения устройства эа счет реализации циклических программ.

Указанная цель достигается тем, ч о в известном устройстве для программного управления, содержащем счетчик, выход и вход которого соединечы через первый блок памяти и под« ключены к адресной шине, соединенной с первыми входами входного и выходного коммутаторов и второго блока памяти соответственно через третий блок памяти,и непосредственно, а вторые входы обоих коммутаторов и второго блока памяти соединены с одним входом логического блока и через дешифратор — с другим выходом третьего блока памяти,причем другой вход логического блока подключен к выходу входного коммутатора, а выход — к третьим входам второго блока памяти и выходного 20 коммутатора, дополнительный выход логического блока соединен с адресной шиной.

Указанная цель достигается также тем, что логический блок содержит 25 арифметический узел, подключенный выходом к основному выходу данного блока и ко входам четырех регистров, выходы которых соединены через первые ключи с дополнительным выходом логического блока и через вторые ключи — со входами данного блока, подключенными ко входам арифметического узла через пятый регистр и непосредственно.

На фиг. 1 показана функциональная схема устройства» на фиг. 2 функциональная схема логического блока.

Устройство содержит счетчик команд СК 1, первый блок памяти 40 стек 2, третий блок памяти — постоянное запоминающее устройство (ПЗУ) 3, адресную шину 4, входной коммутатор — блок входов 5, второй блок памяти — оперативное запоминающее уст- 45 ройство (ОЗУ) 6, выходной коммутатор — блок выходов 7, логический блок 8 и дешифратор кодов операций (ДШКОп) 9. Логический блок 8 содержит четыре первых рабочих регист- 50 ра РА, РГ, FB, РБ соответственно 1013, арифметический узел — арифметикологическое устройство (АЛУ),выполненное на интегральной микросхеме

К155 ИПЗ 14, первые ключи 15-18, пятый дополнительный регистр (РД) 19, вторые дополнительные ключи 20-23.

Устройство работает следующим образом.

Каждый цикл выполнения команд состоит иэ пяти тактов. В начале 60 первого такта в счетчик команд 1 прибавляется единица и иэ ПЗУ 3 выбирается код операций команды. По ,заднему фронту импульса первого такта код операции команды записывает- 65 ся в ДШКОп 9 и анализируется там. В случае двухбайтной команды по переднему фронту третьего такта в счетчик команд 1 прибавляется еще одна единица, и на выходе ПЗУ 3 появляется код адресной части команды, который производит выборку нужного входа.

Информация о состоянии входа какоголибо из ключей 15-18 поступает на вход

АЛУ 14 во время четвертого и пятого тактов.АЛУ 14.под воздействием управляющих сигналов из ДШКОп 9 выполняет операцию прямой передачи информации с первого входа на выход, откуда и формация по заднему фронту четвертого тактового импульса записывается в регистр РА 10.

При командах, выполняющих операции над двумя операндами, первый операнд записывается по заднему фронту первого тактового импульса в РД 1 9, а второй поступает непосредственно на первый вход АЛУ 14, которое выполняет необходимую операцию над информацией на своих входах.

Принцип работы устройства заключается в последовательном опросе входных сигналов, их логической обработки и выдаче сигналов в выходные устройства, которые обеспечивают хранение сигнала до следующего цикла работы.

Блок входов 5 предназначен для сопряжения входных сигналов с уровнем логических сигналов логического блока 8, гальванической развязки между ними и выбора опрашиваемого входа.

Блок выходов 7 служит для усиления мощности выходных логических сигналов до уровня, необходимого для срабатывания исполнительных устройств, гальванической развязки между логическими и силовыми сигналами, для выбора адресуемого выхода и для хранения состояния выходов между обращениями к ним.

Логический блок 8 служит для логической обработки входных и получения выходных сигналов, для опроса входных каналов и посылки информации в выходные каналы по программе, записанной в постоянной памяти.

Счетчик команд 1 служит для последовательного опроса ячеек постоянного запоминающего устройства (ПЗУ)

3. Команда, выбираемая иэ ПЗУ З,может быть одно- или двухбайтной.В случае однобайтной команды производятся операции над содержимым рабочих регистров 10-13. В случае двухбайтной команды первый байт является кодом операции и направляется в

ДШКОп 9, второй байт является адресной частью и подается на блоки входов 5, выходов 7, в ОЗУ 6 для выбора канала входа - выхода или ячейки ОЗУ.

Для расширения воэможностей адреса- . ции входов, выходов, янеек ОЗУ может использоваться регистр 11 (стар881676 шие разряды адреса). Адреса входа, выхода, ячейки ОЗУ также могут быть взяты из рабочих регистров 11-13.

Информация из регистров 10-13 поступает через ключи 20-23 соответственно на адресную шину 4, причем 5 выход регистра 10 соединен с младшими, регистров 12 и 11 - средними, а регистра 13 — старшими разрядами адресной шины 4. формула изобретения

1. Устройство для программного управления, содержащее счетчик, 15 выход и вход которого соединены через первый блок памяти и подключены к адресной шине, соединенной с первыми входами входного и выходного. коммутаторов и второго блока памяти соответственно через третий блок памяти и непосредственно, а вторые входы обоих коммутаторов и вторОro блока памяти соединены с одним входом логического блока и через дешифратор — с другим выходом третьего 25 блока памяти, причем другой вход логического блока подключен к выходу входного коммутатора, а выход - к третьим, входам второго блока памяти и выходного коммутатора, о т л ич а ю щ е е с я тем, что, с целью расширения области применения устройства за счет реализации циклических программ, дополнительный выход логического блока соединен с адресной шиной.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что логический блок содержит арифметический узел, подключенный выходом к основному выходу данного блока и ко входам четырех регистров, выходы которых сое-, динены через первые ключи с дополнительным выходом логического блока и через вторые ключи — со входами данного блока, подключенными ко входам арифметического узла через пятый регистр и непосредственно. . Источники информации, принятые во внимание при экспертизе

1 ° Патент CttlA 9 3827030, кл. 235-18, опублик. 1974.

2. Патент США М 382696,кл. 235-1ф опублик. 1975.

881б76

Составитель С. Хлебников

Техред Е.Харитончик Корректор Г. Решетник

Редактор Л. Плисак

Тираж 943 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Эаказ 9968/70

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4