Изобретение относится к электротехнике, в частности к автоматике и вы- числительной технике, и предназначено для многорежимного электрического ., числового программного управления

m-фазным реверсивным шаговым элект 5 родвигателем в системах управления с использованием шагового электропривода.

Известно устройство для управле10 ния реверсивным шаговым двигателем, содержащее m-разрядный кольцевой счетчик, тактовые шины прямого и обратного движения, m-2 командные шины коммутации, m счетных с двумя

15 установочными входами триггера, 2m двухвходовых первых элементов ИЛИ, выходы которых попарно подключены к установочным входам каждого триггера, 4пт элемента И, каждый íà m входов, выходы которых подключены попарно к входам первых двухвходовых элементов ИЛИ, и 2m(m-21 вторых двухвходовых элементов ИЛИ, выходы которых и тактовые шины прямого и обратного движения подключены на соответствующие входы m-входовых элементов И, а входы вторых элементов ИЛИ подключены к соответствующим командным шинам выбора алгоритма коммутации и к выходам (прямому и обратному) .указанных триггеров Ц 1.

Недостатком изветного устройства является то, что при смене алгоритма коммутации необходимо устанавливать триггеры в одно из исходных состояний. Это приводит к отработке шаговым электродвигателем "ложной" команды и к потере информации о положении исполнительного органа.

Наиболее близким к предлагаемому по технической сущности является устройство для управления реверсивным

m-фазным шаговым электродвигателем, содержащее тактовую потенциальную шину и шины для управления прямым и обратным движением, подключенные через блок переключений к тактовым вхо3 ° 9172 дам двоичного реверсивного счетчика, выходы разрядов которого связаны с соответствующими входами дешифратора, выходы которого через m многовходовых логических элементов ИЛИ подключены к управляющим входам усилителей мощности, и два логических элемента И-НЕ, к первым входам которых подключены шины поочередной и парной коммутаций f23. 30

Недостатками известного устройства являются ограниченные функциональные возможности в части формирования различных алгоритмов коммутаций и его сложность, вызванная необходимостью введения большого количества логических элементов.

Цель изобретения вЂ” расширение функциональных возможностей за счет реализации алгоритма несимметричной коммутации и упрощение устройства.

Поставленная цель достигается тем, что в устройстве для управления реверсивным в-фазным шаговым электродвигателем, содержащем тактовую по25 тенциальную шину и шины для управления прямым и обратным движением, подключенные через блок переключений к тактовым входам двоичного реверсивного счетчика, выходы разрядов кото0

ЗО рого связаны с соответствующими входами дещифратора, выходы которого через m многовходовых логических элементов ИЛИ подключены к управляющим входам усилителей мощности, и два логических элемента И-НЕ, к первым входам которых подключены шины поочередной и парной коммутаций, двоичный реверсивный счетчик выполнен с возможностью записи числа 2m выход нулевого разряда счетчика подключен к соответствующему входу дешифратора через последовательно соединенные логические элементы И-НЕ, выходы остальных разрядов через дополнительно введенный логический элемент И и блок 45 переключений - к собственному входу установки в нулевое состояние, а выход отрицательного переполнения к собственному входу записи через болок переключений, каждый логический о элемент ИЛИ выполнен трехвходовым, причем второй вход и-го логического элемента ИЛИ (n = 1,2,3,...,m) подключен к 2(n-1)-му выходу дешифрато- ра, .а третий вход и-го логичесКого элемента ИЛИ и первый вход (и+1)-го логического элемента ИЛИ подключен к (2n-1) -му выходу дешифратора.

95 4

На фиг., 1 дана функциональная схе- . ма устройства для управления реверсивным шаговым m-фазным электродвигателем; на фиг. 2 - временные диаграммы работы счетчика при прямом счете (В ."1", Н "0"); на фиг. 3 - то же, при обратном счете (В "0", Н " 1")

Устройство для управления реверсивным m-фазным шаговым электродвигателем (фиг. 1) содержит потенциальные шины Т тактов прямого В и обратного Н движения, подключенные через блок 1, переключений к тактовым входам (+1 и -I) двоичного реверсивного счетчика 2, выполненного с возможностью записи числа 2m. Выходы 2, 2

Я и 2 разрядов реверсивного счетчика 2 ь связаны с соответствующими входами дешифратора 3 непосредственно, а выход 2 нулевого разряда связан с со:ответствующим входом дешифратора 3 через два последовательно соединенные логические элементы И-НЕ Й и 5, к первым входам которых подключены шины алгоритмов поочередной УI и парной У2 коммутаций. Дополнительно выходы 2", 2, 2, разрядов реверсивного счетчика 2 подключены к собственному входу R установки в нулевое состояние через логический элемент .

И 6 и блок 1 переключений, а выход 0 подключен через блок 1 переключений к собственному входу С записи информации, поступающей по входам

01, D2, 04 и 08. Десятичные выходы дешифратора 3 подключены к управляющим входам 1,2,...,(m -1), усилителей мощности через m трехвходовые логические элементы ИЛИ (7,8... 9,10), причем второй вход и -го логического элемента ИЛИ (n=1,2,3,...,m) подключен к 2(п -1) -му десятичному выходу дешифратора 3, а третий вход п-го логического элемента ИЛИ и первый вход и+1-го логического элемента ИЛИ подключены к 2п -1-му десятичному выходу дешифратора 3.

По другому варианту логические элементы ИЛИ могут быть выполнены пятивходовыми,.причем четвертый вход.

n-ro логического элемента ИЛИ и второй вход n+1-ro логического элемента ИЛИ подключены к 2(n -1)-му десятичному выходу дешифратора 3, а первый вход и-1-ro логического элемента ИЛИ, третий вход n ro .логического элемента ИЛИ и пятый вход и+1-ro ло-. гического элемента ИЛИ подключены к

5 9172

2(п -1) -му десятичному выходу дешифратора 3. Этот вариант не приведен.

Блок 1 переключений может быть выполнен на базе четырех двухвходовых .. логических элементов И (11-14).

Шина Т тактов подключена к второму и первому входам логических элементов

И 12, 13, шина В прямого движения подключена к второму и первому входам логических элементов И 13, 14, а 10 шина Н обратного движения вЂ” к второму и к первому входам логических элементов И 11, 12. Входы +l, -l, К и С двоичного реверсивного счетчика 2 подключены соответственно к выходам 1З логических элементов И 13, 12, 14, l1 блока 1 переключений. На информа" ционные входы 01, 02, 04 и 08 счет- чика 2 постоянно подключены логичес- . кие "О" и "1" в соответствии с двоич- 20 ным кодом числа 2m-1. Выход а О ука.занного счетчика 2. подключен к первому входу логического элемента 11 блока 1 переключений. На входы логического элемента И подключены логические н1" разрядных выходов 2", 22 и (или) 2 реверсивного счетчика

2 в соответствии с двоичным кодом числа 2m, а выход логического элемента И 6 подключен к второму входу зВ логического элемента И 14 блока 1 переключений.

На входы +1 и -1 двоичного реверсивного счетчика 2 подают тактовые импульсы: на +1 - при прямом счете 3s на -1 - при обратном. Вход R служит для установки счетчика в нулевое состояние, вход С вЂ” для предваритель. ной записи в счетчик информации, поступающей по входам 01, 02, 04 и 08 40

Потенциалы на выходах 2, 2, 2, 2 соответствуют записанному в счетчике в даннь|й момент числу в двоичном коде. На выходе й.О двоичного реверсивного счетчика 2 импульс появля- 45 ется одновременно с поступлением импульса на вход -1 при переходе счетчика из состояния "О" в состояние 2m.

Устройство работает следующим образом.. Я

Тактовые импульсы поступают по шине Т тактов постоянно. При подаче потенциального сигнала (логической "1") на шину В прямого движения тактовые импульсы через логический элемент

И 13 блока 1 переключений поступают на тактовый вход +1 прямого счета двоичного реверсивного счетчика 2

95 6 (при этом Н = "О"). Указанный счетчик 2 считает от "О" до 2m -1. При поступлении 2m -импульса на входах логического элемента И 6 будут логические "1". С выхода логического элемента И 6 через логический элемент.

И 14 сигнал поступает на вход R двоичного реверсивного счетчика 2 и переводит его в нулевое состояние (фиг.2).

Таким образом, при подаче на шину В логической "1" на выходе указанного счетчика 2 образуется четырехканальная прямая последовательность импульсов 0,1,2,...2m-2, 2m-1,0,1,2,... в двоичном коде, причем импульс установки двоичного реверсивного счетчика 2 в нулевое состояние поступает на вход R через логические элементы

И 6, 14.

При подаче потенциального сигнала (логической "1") на шину Н обратного движения тактовые импульсы через логический элемент И 12 блока 1 пере" ключений поступают на тактовый вход

-1 обратного счета двоичного реверсивного счетчика 2 (при этом S = ="О").

Реверсивный счетчик 2 считает от

2m-l до "О". При поступлении 2m-импульса с выхода 4. О.указанного счетчика 2 образующийся при этом импульс через логический элемент И 11 поступает на вход С счетчика и производит запись в двоичный реверсивный счета чик 2 числа 2m-l, двоичный код ко". торого постоянно подан на информационных входах 01, 02, 04 и 08 указанного счетчика 2 (фиг. 3), Таким образом, при подаче на шину Н обратного движения логической "1" на выходе указанного счетчика 2 образуется четырехканальная обратная последовательность импульсов 2m-l, 2m-2, ...2,1,0,2m-1, 2m-2,... в двоичном коде, причем импульс установки двоичного реверсивного счетчика 2 в состояние 2m-l поступает на вход С с выхода 4» О через логический элемент И 11.

Образованная четырехканальная прямая или обратная последовательности импульсов в двоичном коде с выходов двоичного реверсивного счетчика 2 поступает на соответствующие входы дешифратора 3, причем импульсы нуле"

aoro разряда - через логические эле.менты И-НЕ 4 и 5.

При подаче на шину Уl алгоритма поочередной коммутации логической

917295 н1", а на шину У2 алгоритма парной коммутации логического "0" с выхода логического элемента И-НЕ 4 на нулевой разрядный вход 2 дешифратора 3 постоянно подан логический "0". В этом случае на,входы дешифратора 3 поступает четырехканальная прямая или обратная последовательности четных импульсов двоичного кода, а с выходов дешифратора 3 на входы трехвходо" 10 вых логических элементов ИЛИ 7-10 поступает последовательность импульсов, соответствующая четным числам

0,2,4,...2m-4, 2а-2,0,2,4... вЂ” прямая, или 2m-2, 2m-4,...4,2,0, 2m-2, и

2m-4,... - обратная, в зависимости от потенциалов на шинах прямого В и обратного Н движения.

При поступлении на входы трехвходовых логических. элементов ИЛИ 7-10 ро последовательности импульсов, соответствующей четным числам, на их выходах формируется временная m-.êàнальная последовательность импульсов, соответствующая. алгоритму 25

m-тактной симметричной поочередной коммутации обмоток управления шагового электродвигателя: (1) -(2) -(3)-... -(m -1 ) -(m) -(1) -... - прямого движения, или (1) -(гл) -(гп -1) -... (3) -(2) зо

-(1) -... " обратного движения в засисимости от потенциалов на шинах прямого В и обратного Н движении.

: При подаче на шину Уl алгоритма поччередной коммутации логического

"0" с логического выхода элемента

И-НЕ 4 на нулевой разрядный вход 2 дешифратора 3 постоянно подан сигнал логической "1". В этом случае на.входы дешифратора 3 поступает четырех- о канальная прямая или обратная последовательность нечетных импульсов двоичного кода,а с выходов дешифратора

3 на входы трехвходовых логических элементов ИЛИ 7-10 поступает последовательность импульсов, соответствующая нечетным числам 1,3,...

2m-3, 2m"1, 1,3,... - прямая, или

2m-l, 2m-3,... 3,1,2m-l, 2в-3,... обратная,в зависимости от потенциа. лов на шинах прямого В и обратного Н движений.

При поступлении на входы трехвходовых логических элементов ИЛИ 7-10 последовательности импульсов, соответствующей нечетным числам, на их выходах формируется временная m канальная последовательность импульсов, соответствующая алгоритму

m-тактной симметричной парной коммутации обмоток управления шагового электродвигателя (12)(23)-...(m"1;m)(m -1) -(12) -... " прямого движения, или (12) -(1) -(m,rn -2) -... -(32) -(21)- обратного движения в зависимости от. потенциалов на шинах прямого В и обратного Н движения.

При подаче на вины У1 и У2 алгоритмов поочередной и парной коммутаций логических "1" с выхода логического элемента И 4 на нулевой- разрядный вход 2 дешифратора 3 поступают тактовые импульсы с выхода 2 двоичного реверсивного счетчика 2.

В этом случае на входы дешифратора 3 поступает четырехканальная прямая или обратная последовательность импульсов двоичного кода (четных и нечетных), а с выхода дешифратора 3 на входы трехвходовых логических элементов ИЛИ 7-10 поступает последовательность импульсов, соответствующая числам натурального .ряда 0,1, 2,3,... 2m-2, 2m-1,.0,1,2,3,...,прямая, или 2m-l, 2m-2,...,3,2,1,0, 2m-1, 2а-2,... - обратная, в зависимости от потенциалов на винах прямого В и обратного Н движения.

При поступлении на входы трехвходовых логических элементов ИЛИ 7-10 последовательности импульсов, соответствующей чйслам натурального ряда, на их выходах формируется временная

m-канальная последовательность импульсов, соответствующая алгоритму

2m-тактной несимметричной коммутации обмоток управления шагового электродвигателя (1} -(12).-(2) -(23) (3) ... (щ -1 ) -(д1 -1, m) -(m) -(m -1 ) -(1) -... прямого движения, или (1) -(1а) -(m)-(m,m --1) -(m -1) -... (3) -(32) -(2) -(21)-(1) -... - обратного движения в зависимости от потенциалов на шинах прямого В и обратного Н движения.

При выполнении логических элементов ИЛИ пятивходовыми на их выходах соответственно формируются временные m-канальные последовательности, импульсов, соответствующие алгоритмам m-тактной симметричной парной коммутации (12) -(23) -(34) -..., гп -тактной симметричной "тройной"коммутации (123) -(234) -(345) -... и 2m-тактной несимметричной коммутации (12) -(123)-(23) -.(234) -(34) -... обмоток управления rn-фазного шагового электродви95

Формула изобретения

9 9172 гателя,в прямом или обратном движе= нии в зависимости от потенциалов на шинах прямого В и Н обратного движения.

При подаче на шины прямого В и обратного Н движения потенциальных сигналов логических "О" тактовые импуль сы с выхода блока 1 переключений не поступают на вход двоичного реверсивного счетчика 2 (фиг. 1). В этом слу- 10 чае указанный счетчик 2 запоминает ранее записанную в него информацию.

При подаче на.шину прямого В или обратного Н движения потенциального сигнала логической "1" тактовые им- 15 пульсы с выхода блока 1 переключений поступают на тактовый вход +! прямого счета или на тактовый вход -1 об ратного счета указанного счетчика 2 соответственно. При этом записанная- 20 ранее в двоичном реверсивном счетчике 2 информация соответственно увеличится или уменьшится. Таким образом, при переключениях направления движения сохраняется ранее отработан- 25 ная команда.

Таким образом, предлагаемое изобретение обеспечивает многорежимное управление реверсивным шаговым электродвигателем с любым числом фаз и 30 реализует гамму алгоритмов управления: симметричных поодиночного, парного, тройного... и ряда несимметричных. При осуществлении реверса не возникает "ложной" команды, т.е. реверс осуществляется без потери инфермации о положении исполнительного органа в разомкнутой системе управления шаговым приводом.

Устройство для управления реверсивным m-фазным шаговым электродвига- 5 телем, содержащее тактовую потенциальную шину и шины -для управления прямым и обратным движением, подключенные через блок переключений к так-! товым входам двоичного реверсивного счетчика, выходы разрядов которого связаны с соответствующими входами дешифратора, выходы которого через m многовходовых логических элементов

ИЛИ подключены к управляющим входам усилителей мощности, и два логических элемента И-НЕ, к первым входам которых подключены шины поочередной и парной коммутаций, о т л и ч а ющ е е с я тем, что, с целью расширения. функциональных возможностей за счет реализации алгоритма несимметричной коммутации и упрощения устрой" ства, двоичный реверсивный счетчик выполнен с возможностью записи числа 2m, выход нулевого разряда счетчика подключен к соответствующему входу дешифратора через последовательно соединенные логические элементы И-НЕ, выходы остальных разрядов через дополнительно введенный логический элемент И и блок переключений - к собственному входу установки в нулевое состояние, а выход отрицательного переполнения вЂ” к собственному входу записи через блок переключений, каждый логический элемент ИЛИ выполнен трехвходовым, причем второй вход и-го логического элемента ИЛИ (п=1,2,3... ...m) подключен к 2(п -1)-му выходу дешифратора, а третий вход и-го логического элемента ИЛИ и первый вход (и+1)-го логического элемента ИЛИ подключены к (2п -1)-му входу дешифратора.

Источники информации, принятые во внимание при экспертизе

1. Арутюнян В.Ш. Многорежимный универсальный коммутатор фаз для

m-фазного реверсивного шагового двигателя. вЂ” "Электротехника", 197 :, М 7, с. 21-26.

2. Смирнов Ю.С. 0 построении многорежимных устройств управления шаго" вым электродвигателем. Сборник.

"Электронная техника в автоматике", "Сов,радио", вып. 8, 1976, с. 165169 °

9172Ж

2м-3 gm-2, gmЖаоЯР

8л-Я

Заказ 1900/74

Тираж 719 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5