Устройство для суммирования n @ -разрядных чисел

 

Союз Соввтсинх

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

920707 (61) Дополнительное к aar. свнд-ву (22)5анвлено 07 ° 12. 79 (21) 28488РУ18-24 с присоединением заявки Pk(23) Приоритет (5I )M. Кл.

G 06 F 7/50 еЬеуанрстеенный кемнтет

СССР

Опубликовано 15, 04. 82. Бюллетень Юе 4 нв денем нзебретеннй н отхрытнй (53) УДК 681.325.

-5 (088.8) Дата опубликования описания 15 04 82

В.В.Луценко, В.В.Соломонов, В.И.Вешняков, ; и К.В.Блажчук

1

Ордена Ленина институт кибернетики АН УкраййСттой- ССР, . (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СУИИИРОВАНИЯ М и-РАЗРЯДНЫХ

ЧИСЕЛ

Изобретение относится к вычислительной технике, а именно к устрой- ствам для сложения массивов -чисел, например для сложения частичных произведений в быстродействующих умножителях.

Известны устройства для суммирования М и-разрядных двоичных чисел, содержащие и блоков суммирования, каждый иэ которых содержит m рядов одноразрядных двоичных сумматоров (П1= о к g i, входы одноименных .

2 2. разрядов слагаемых устройства соединены со входами соответствующего блока суммирования, выходы переносов

4 каждого блока суммирования соединены со входами последующего блока суммирования (1J и le ..

Недостатком их является сложность конструкции из-эа оольшого.количества перекрестных связей внутри каждого блока и большого количества межблочных соединений.

Наиболее близким к предлагаемому является устройство для суммирования

N n-разрядных чисел, содержащее и суммирующих блоков, каждый из которых выполнен на одноразрядных двоичных

5 сумматорах, которые сгруппированы таким образом, что образуют многовходовые одноразрядные сумматоры с сохранением переносов, построенчые

1О по пирамидальной схеме, причем входы первого многовходового одноразрядного сумматора с сохранением переносов соединены со входами соответствующих данному суммирую1S щему блоку разряда слагаемых, один иэ выходов переноса каждого многовходового одноразрядного сумматора с сохранением переносов, кроме последнего, и все выходы переноса по20 следнего многовходового одноразрядного сумматора с сохранением переносов соединены с одним иэ входов соответствующего последующего суммирующего блока, остальные выходы пе35

3 920 реносов каждого многовходового одноразрядного сумматора с сохранением переносов, кроме последнего, соединены со входами последующего многовходового одноразрядного сумматора с сохранением переносов, выход суммы первого многовходового одноразрядного сумматора является выходом разряда результата, соответствующим данному суммирующему блоку Я1 .

Недостатком этого устройства является невысокое быстродействие, вви ду того, что выходы каждого, суммирующего блока связаны со входами первого многовходового многозарядного сумматора одного иэ последующих суммирующих блоков.

Цель изобретения — повышение быстродействия устройства.

Для достижения поставленной цели в устройстве для суммирования М ираэрядных чисел, содержащем и суммирующих блоков, каждый из которых содержит L многовходовых одноразрядных сумматоров с сохранением пе-! реносов (L . (on 2 ) - наивысший порядок переноса),причем входы первого многовходового одноразрядного сумматора с сохранением переносов соединены со входами соответствующего разряда чисел устройства, входы каждого последующего многовходового одноразрядного сумматора с сохранением переносов соединены с выходами переносов предыдущего одноразрядного сумматора с сохранением переносов вы-.

} ходы многовходовых одноразрядных сумматоров с сохранением переносов с первого по (l-2)-й каждого j-го суммирующего блока (j 3,...,п) соединены со входами многовходовых .одноразрядных сумматоров с сохранением переносов с третьего по L-й соответственно (j-2)-го суммирующего блока, выход (1-1)-го многовходового одноразрядного сумматора с сохранением переносов К-го суммируюещго блоке (K=2,... ni соединен со входом

L,-го многовходового одноразрядного сумматора с сохранением переносов .(K-l)-ro суммируюещго блока, выход

L-го многовхадового одноразрядного сумматора с сохранением переносов

К-го суммирующего блока и один из выходов переноса L --го многовходового одноразрядного сумматора с сохранением перекосов (К-1) -ro суммирующе,го блока являются двухрядным выходом (K + L-1)-го разряда результата устройства, остальные выходы переноса -го многовходового одноразрядного сумматора с сохранением переносов

I (К-i)-ro суммирующего блока соединены со входами L-го многовходового одноразрядного. сумматора с сохранением-Переносов К-I o суммирующего блока, выходы первого H L го многовходовых одноразрядных сумматоров с сохранением переносов первого суммирующего блока являются выходами первого и L.-го разрядов результата устройства соответственно, выход

1.-го многовходового одноразрядного сумматора с сохранением переносов (i=2,..., L-1) первого суммирующего блока и выход (I-1)-гo многовходового одноразрядного сумматора с сохранением переносов второго суммирующего блока являются двухрядным выходом

i-го разряда результата устройства, выходы переноса L-многовходового одноразрядного сумматора с сохранением переносов и-го суммирующего блока м к являются многорядным выходом n+L)-го разряда результата устройства.

На фиг.1 показана блочная схема устройства для суммирования двадцати семи и -разрядных двоичных чисел; на фиг.2 — структурная схема одного суммирующего блока.

Устройство содержит суммирующие блоки 1, каждый из которых содержит одноразрядные сумматоры 2-5, образующие первый, второй, третий и четвертый многовходовые одноразрядные сумматоры с сохранением переносов.

Входы 6 первых многовходовых одноразрядных сумматоров каждого блока 1, образованных одноразрядными сумматорами 2, соединены со входами 6 соответствующего разряда N-разрядных чисел (И=27). Выходы суммы каждого иэ многовходовых одноразрядных сумматоров с распространением переносов, образованных одноразрядными сумматорами 2 и 3 j-го блока суммирования

1 соединены со входами (j-2)-го суммирующего блока 1.Выход суммы много. входового сумматора, образованного одноразрядными сумматорами ч К-го блока 1, соединен со входом (К-11-го блока суммирования 1., Все выходы переноса, кроме одного многовходового сумматора, образованного одноразрядными сумматорами 5 (К-1)-го блока 1, соединены со входами К-го

920707! блока 1. Результат в устройс ве образуется в двухрядном коде, в качестве каждого разряда выхода 7 выступает выход суммы многовходового сумматора, образованного одноразрядными сумматорами 5 каждого блока 1, и один из выходов переноса такого же многовходового сумматора предыдущего блока 1. Старший разряд результата обра зован всеми выходами переноса много,входового сумматора, образованного

;одноразрядными сумматорами 5 послед него суммирующего блока 1. Первые „-1) разряды результата образованы выходами суммы первых (L -2) сумми рующих блоков 1.

Организация связей между суммирующими блоками 1 предлагаемого устройствва позволяет сократить цепь переноса, так как в отличие от известного этот перенос осуществляется не через все ряды одноразрядных сумматоров, а только через старшие, что,в целом, повышает быстродействие устройства.

Устройство может быть также реализовано в однокристальном матричном умножителе для суммирования частичных произведений, 30

Источники информации, принятые во внимание при экспертизе

Авторское свидетельство СССР

596943, кл. G 06 F 7/385, 1976.

2. Авторское свидетельство СССР

И 484518, кл. С 06 Г 7/38, 1972.

3. Экспресс-информация, Вычислительная техника, V 3300, 1973, с.13-15, рис.2 (прототип).

Формула изобретения

Устройство для суммирования И и- разрядных чисел, содержащее и суммирующих блоков, каждый иэ которых содержит 1 многовходовых одноразрядных сумматоров с сохранением переносов (1 = $Eo$g (Д-) — наивысший порядок переноса), причем входы первого мно40 говходового одноразрядного сумматора с сохранением переноса соединены со входами соответствующего разряда чисел устройства; входы каждого последующего многовходового однораз45 рядного сумматора с сохранением переносов соединены с выходами переносов предыдущего одноразрядного сумматора с сохранением переносов., о тл и ч а ю щ е е с я тем, что, с 50 целью повышения быстродействия, выходы многовходовых одноразрядных сумматоров с сохранением переносов с первого по (i-2)-й каждого j -го суммирующего блока (j =3,...,tl) 55 соединены со входами многовходовых одноразрядных сумматоров с сохранением переносов с третьего по Ь -й соответственно (I -2 }-гд суммирующего бпока, выход {t -1)-го многовходового одноразрядного сумматора с сохранением переносов К-го суммирующего блока {, К= — 2,...,п) соединен со входом L -го многовходового одноразрядного сумматора с сохранением переносов (К-I)-го суммирующего блока, выход L, -го многовходового одноразрядного сумматора с сохранением переносов К-го суммирующего блока и один из выходов переноса 4 -го много входового одноразрядного сумматора с сохранением переносов (К-1) -ra суммирующего блока являются двухрядным выходом (К + L, -1) -го разряда результата устройства, остальные вы1 ходы переноса Ь -го многовходового одноразрядного сумматора с сохранением переносов (К-1) -ro суммирующего блока соединены со входами L --го многовходового одноразрядного сумматора с сохранением переносов К-ro суммирующего блока, выходы первого и 4 -го многовходовых одноразрядных сумматоров с сохранением переносов первого суммирующего блока являются выходами первого и 4 -го разрядов результата устройства соответственно, выход 1 -го многовходового одноразрядного сумматора

/ с сохранением переносов EL =2, L -1) первого суммирующего блока и выход {i -1) -го многовходового одноразрядного сумматора с сохранением переносов„. второго суммирующего блока являются двухрядным выходом --го разряда результата устройства > выходы переноса 1 -го многовходового одноразрядного сумматора с сохранением переносов и -го суммирующего блока являются многорядным выходом П+ Ь}-го разряда результата устройства.

920707

Составитель В.Березкин

Редактор Л.Авраменко Техред А.Ач Корректор Н.Швидкая

Заказ 2343/55 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,Ж-35, Раушская на6., д. 4/5

Филиал ППП "Патент", t, Ужгород, ул. Проектная, 4