Устройство для анализа и обработки знаковых разрядов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик

«»962923 (61) Дополнительное к авт. саид-ву— (22) Заявлено 150280 (21) 2924165/18-24 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 3009я2 Бюллетень ¹ 36

Дата опубликования описания 30.09.82

1511М К)1 з

G 06 F 7/38

Государственный комитет

СССР ио делам изобретений и открытий (53} AN 681.3 (088. 8) %С(Ч®Щй ст ц л аког; цр. е ХН ЩЯГ;",, й, т ЛЙОТЕКй (72) Авторы изобретения

З.М. Берман, Т.A Тихомирова, З.И. Цал и Е.A. Шлейфштейн (71) Заявитель (54) УСТРОЙСТВО ДЛЯ АНАЛИЗА И ОБРАБОТКИ

ЗНАКОВЫХ РАЗРЯДОВ

20

Изобретение относится к области цифровой вычислительной техники и может быть Использовано в специализированных цифровых вычислительных машинах СЦВЛ, применяемых в замкнутых контурах систем автоматического управления и регулирования, например, в системах навигации и гироскопической стабилизации.

В управляющих ЦВМ масштаб величин выбирают иэ условий обеспечения диапазона изменения в установившемся режиме, который меньше диапазона изменения этих же параметров в переходном режиме. Поэтому в переходном режиме может произойти переполнение разрядной сетки арифметико-логического устройства (АЛУ ). Если не принять каких-либо дополнительных мер, то в этих случаях результаты вы -.-.ñлений будут неверны не только по величине, но и по знаку. поэтому при проектировании СЦВМ следует предусмотреть возможность получения предельных значений результата с соответствующим знаком при переполнении разрядной сетки. Выполнение этого требования позволяет сохранить точность вычислений в установившихоя режимах, одновременно обеспечить нормальное функционирование системы в переходном режиме при некотором допустимом увеличении времени переходного процесса.

Известны АЛУ с фиксированной запятой, имеющие устройства для обнаружения переполнения. Для получения признака переполнения разрядной сетки применяются так называете модифицированные коды. Они отличаются тем, что для представления знака используются два разряда, при этом знак плюс обозначается "00", а знак минус "11".

Для обнаружения переполнения, учитывая, что модуль суммы 2-х чисел, модуль каждого из которых меньше единицы, всегда меньше I2 I, используют один дополнительный разряд знака для получения модифицированного кода. На переполнение разрядной сетки указывает несовп .дение цифр в знаковых разрядах. Комбинации "01" соответствует положительное число, а "10" — отрицательное число (1).

Начболее близким к предлагаемому является устройство для анализа и обработки знаковых разрядов, содержащее элемент неравнозначности для

962921 выделения состояний "01" и "10" знаковых ра рядов (2 ).

Такое устройство, однако нельзя использовать при решении определенного класса задач, связанный с переходными процессами объекта управления, так как обнаружение переполнения приводит к прерыванию вычислений, в то время как в некоторых случаях необходимо продолжать вычисления, ограничив результат по макси- 10 мальной (положительной ) или минимальной (отрицательной ) величине.

Такую работу, в принципе, можно обеспечить программным путем, что однако, приводит в конечном счете к снижению быстродействия АЛУ, в составе которого используется данное устройство.

Цель, изобретения — расширение о6ласти применения устройства за счет возможности, при наличии переполнения, выдачи управляющего кода наибольшего (положительного) или наименьшего (отрицательного) числа.

Поставленная цель достигается тем, что устройство для анализа и обработки знаковых разрядов, содержащее элемент неравнозначности, первый и второй входы которого соединены с входами знаковых разрядов уст ройства, причем вход первого знаково-ЗО го разряда соединен с первым выходом устройства, содержит узел восстановления знака и блок формирования управляющего кода, причем в первый, второй и третий входы узла восстанов-Ç5 ления знака соединены с первым и вторым входами устройства и выходом элемента неравнозначности соответственно, а выход соединен с вторым, выходом устройства и первым информа- 40 ционным входом блока формирования управляющего кода, второй информацион-. ный вход которого соединен с шиной кода операции устройства, первый и второй управляющие входы соединены 45 соответственно с выходом элемента неравнозначности и входом кода огра- . ничения устройства, а выход соединен с третьим выходом устройства. узел восстановления знака содержит два элемента И-НЕ элемент НЕ-ИЛИ и элемент НЕ, причем первые входы первого и второго элементов И-НЕ соединены соответственно с первым и вторым входами узла, а выходы подключены к входам элемента НЕ-ИЛИ, выход которого является выходом узла, третий вход которого соединен с вторым входом первого элемента И-НЕ и входом элемента НЕ, выход которого сое- . динен с вторым входом второго элемен-60 та И-НЕ.

Блок формирования управляющего кода содержит коммутатор, элемент ИНЕ и блок памяти кодов управления записью наибольшего и наименьшего чисел, выход которого, а также второй информационный вход блока подключены к информационным входам коммутатора, управляющий вход которого соединен с выходом элемента И-НЕ, входы которого соединены с первым и вторым управляющими входами блока, первый информационный вход которого соединен с входом блока памяти кодов управления записью наибольшего и наименьшего чисел, выход коммутатора является выходом блока. На чертеже показана схема устройства.

Устройство содержит элемент 1 неравнозначности, узел 2 восстановления знака и блок 3 формирования управляющего кода. В состав узла 2 входят элементы И-НЕ 4 и 5, НЕ-ИЛИ б, НЕ 7, В состав блока 3 входят коммутатор 8, элемент И-НЕ 9 и блок 10 памяти кодов управления записью наибольшего и наименьшего чисел. Устройство анализирует значения знаковых разрядов, поступающих на входы 11

12.

Блок 10 может быть реализован схемно, например, как шинная разводка прямого проинвертированного значения сигнала с выхода элемента НЕИЛИ 6..

Для синхронизации работы устройства на входы элементов И-НЕ 4 и 9 подаются тактовые сигналы.

Устройство работает следующим образом.

При наличии переполнения на выходе 13 элемента неравнозначности вырабатывается сигнал» который .апрещает прохождение первого знакового раз ряда с входа,,11 на выход 14 узла 2 и разрешает прохождение значения восстановления знака с выхода элемента И-НЕ 4.

При отсутствии переполнения на выход 13 узла 2 поступает код с входа

12 устройства.

При поступлении на вход 15 кода команды ограничения "1", а также наличии сигнала переполнения на выходе 13 элемента 1 неравнозначности и тактового импульса на шине 16 элемент И-НЕ 9 вырабатывает управляющий сигнал, поступающий на вход управления коммутатора 8.

При этом коммутатор 8 подключает к выходу 17 выход блока 10, на котором формируется код управления записью наибольшего числа при положительном переполнении (сигнал "1" на выходе элемента HE-ИЛИ б ) и код управления записью наименьшего числа при отрицательном переполнении (сигнал "0" на выходе элемента НЕ-ИЛИ 6) .

При отсутствии либо оигнала переполнения (на выходе элемента 1 неравнозначности), либо кода команды ограничения (на входе 15) коммутатор 8

9bd921 формула изобретения

ВНИИПИ Заказ 7513/68 Тираж 731 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4 пропускает код операции с входа 18.

Информация, с выхода 1б поступает в

АЛУ в .составе которого используется предлагаемое устройство, для выполнения последующих операций, соответственно, с ограничением или без ограничения.

Это дает возможность продолжить вычисления с максимальным и минималь ным кодами, в то время как в прототипе переполнение привело бы к прерыванию вычислений. Кроме того, рас ширяется область применения устройства при решении определенного класса задач, связанных с переходными процессами объекта управления. Or- 15 раничение результата по максимальной величине производится одновременно с операцией сложения или вы- читания..1. Устройство для анализа и обработки знаковых разрядов, содержащее элемент неравнозначности, первый и g5 второй входы которого соединены с входами знаковых разрядов устройства, причем вход первого знакового разряда соединен с первым выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области его применения, оно содержит узел восстановления знака и блок формирования управляющего кода, причем первый, второй и третий входы узла восстановления знака соединены с первым и вторым входами устройства и выходом элемента неравнозначности соответственно, а выход соединен с вторым выходом устройства и первым информационным входом блока формирова- 40 ния управляющего кода, второй информационный вход которого соединен с шиной кода операции устройства, пер выи и второй управляющие входы соединены соответственно с выходом элемента неравнозначности и входом кода ограничения устройства, а выход соединен с третьим выходом устройства.

2. Устройство по п. 1, о т;л и ч а ю щ е е с я тем, что узел восстановления знака содержит два элемента И-НЕ, элемент НЕ-ИЛИ и элемент НЕ, причем первые входы первого и второго, элементов И-НЕ соединены соответственно с первым и вторым входами узла, а выходы подключены к входам элемента НЕ-ИЛИ, выход которого является выходом узла, третий вход которого соединен с вторым входом первого элемента И-НЕ и входом, элемента НЕ, выход которого соединен .с вторым входом второго элемента И-HE .

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что .блок формирования управляющего кода содержит коммутатор., элемент И-НЕ и блок памяти кодов управления записью наибольшего и наименьшего чисел, выход которого, а также второй информационный вход блока подключены к информационным входам коммутатора, управляющий вход которого соединен с выходом элемента И-НЕ, входы которого соединены с первым и вторым управляющими входами блока, первый информационный вход которого соединен с входом блока памяти кодов управлеО ния записью наибольшего и наименьшего чисел, выход коммутатора является выходом блока.

Источники информации, принятые во внимание при экспертизе

1.Ворощук A.H. Основы ЦВМ и программирование. М.„ "Наука", 1978, с. 71.

2. Преснухин Л.H. и др. Цифровые вычислительные машины. М., "Высшая школа", 1974, с. 230 (прототип).