Дешифратор адреса
Н. А. Куварзин; Л. Г. Феденко, В. П. Ага кин и С. А. филатов
1 (72) Авторы изобретеиия (7!) Заявитель (54) ДЕШИФРАТОР АДРЕСА
Изобретение относится к электрон, ной вычислительной технике и может быть использовано, например, при построении программируемых запоминающих устройств на лавинно-инжекционных МДП5 транзисторах с плавающим затвором.
Известен дешифратор адреса, содержащий группы включенных последовательно и параллельно МДП-транзисторов, истоки .в группе параллельно включенных транзисторов заземлены, а стоки подключены к выходной шине и через заряд" ные МДП-транзисторы к шинам управления f3 ).
К недостаткам подобного устройства >s следует отнести низкое быстродействие и значительную потребляемую мощность.
Наиболее близким по технической сущности и схемной реализации к предлагаемому является дешифратор адреса, содержащий пять входных МДП-транзисторов, четыре МДП-транзистора связи и десять зарядных МДП-транзисторов, стоки первого, второго, третьего и четвертого входных МДП-транзисторов . объединены и соединены с истоком первого зарядного МДП-транзистора, затвор которого подключен к затвору,вто" рого зарядного МДП-транзистора, и с объединенными истоками первого и второго ИДП-транзисторов связи, стоки которых подключены соответственно к первой и третьей выходным шинам, истоки первого, второго и третьего входных МДП-транзисторов объединены и соединены со стоком пятого входного
МДП-транзистора, с истоком второго за" рядного МДП-транзистора и с объединенными истоками третьего и четвертого
МДП-транзисторов связи, стоки которых подключены соответственно ко второй и четвертой выходным шинам, затворы входных МДП-транзисторов соединены с входными шинами, истоки четвертого и пятого входных МДП-транзисторов сое" динены с общей шиной, а затворы МДПг
3 96690 транзисторов связи объединены и подключены к первой управляющей шине, объединенные затвор и исток третьего, объединенные затвор и исток четвертого, объединенные затвор и исток пято-, ro и объединенные затвор и исток шестого зарядных МДП-транзисторов соединены соответственно с первой, второй, третьей и четвертой выходными шинами, а стоки этих транзисторов соединены 1о соответственно с истоками седьмого, восьмого, девятого и десятого зарядных МДП-транзисторов, затворы и стоки которых объединены и подключены к пер- . вой шине питания (2). !5
К недостаткам известного устройст-! ва также следует отнести низкое быстродействие и значительную потребляемую мощность.
Цель изобретения - снижение потре- >о бляемой мощности и повышение быстродействия в дешифраторе адреса.
Дешифратор содержит пять входных
МДП-транзисторов, четыре МДП-транзистора связи и десять зарядных МДП-тран- зисторов, стоки первого, второго, третьего и четвертого входных МДП-транзисторов объединены и соединены с ис" током первого зарядного МДП"транзистора, затвор которого подключен к затвору второго зарядного МДП-транзистора, и с объединенными истоками первого и второго МДП-транзисторов свя» зи, стоки которых подключены соответ" ственно к первой и третьей выходным шинам, истоки первого, второго и тре" З тьего входных МДП-транзисторов объединены и соединены со стоком пятого входного МДП-транзистора, с истоком второго зарядного МДП-транзистора и
-с объединенными истоками третьего и четвертого МДП-транзисторов связи, стоки которых подключены соответственно ко второй и четвертой выходным ши-„ нам, затворы входных МДП-транзисторов соединены с входными шинами, истоки четвертого и пятого входных МДП-транзисторов соединены с общей шиной, а затворы МДП-транзисторов связи объединены и подключеНы к первой управляющей шине, объединенные затвор и исток о третьего, объединенные затвор и исток четвертого, объединенные затвор и исток пятого и объединенные затвор и исток шестого зарядных МДП-транзисторов соединены соответственно с первой, вто-55 рой, третьей и четвертой выходными шинами, а стоки этих транзисторов соединены соответственно с истоками
5 ф седьмого, восьмого, девятого и десятого зарядных МДП-транзисторов, затворы и стоки. которых объединены и подключены к первой шине питания, объединенные затворы первого и второго зарядных МДП-транзисторов подключены ко второй управляющей шине, а стоки этих транзисторов объединены и подключены ко второй шине питания.
На чертеже приведена принципиальная схема, иллюстрирующая пример конкретной реализации устройства.
Дешифратор адреса содержит: первый
1, второй 2, третий 3, четвертый 4 и ятый 5 входные.ИДП-транзисторы, первый 6, второй 7, третий 8, четвертый 9 МДП-транзисторы связи, первый
10, второй 11, третий 12, четвертый
13» пятый 14, шестой 15, седьмой 16, восьмой 17, девятый 18 и десятый 19 зарядные МДП-транзисторы. Затворы входных МДП-транзисторов 1-5 соедине1 ны соответственно с входными шинами
20-24; объединенные затворы МДП-транзисторов связи 6-9 соединены с первой управляющей шиной 25, а объединенные затворы первого и второго зарядных
ИДП-транзисторов 10 и 11 соединены со второй управляющей шиной 26; стоки
МДП"транзисторов связи 6-9 соединены соответственно с первой 27, второй
28, третьей 29 и четвертой 30 выходными шинами, объединенные стоки и затворы зарядных ИДП-транзисторов 16- 19 подключены к первой шине питания 31, а объединенные стоки зарядных МДП-тран- зисторов 10 и 11 подключены ко второй шине питания 32.
МДП-транзисторы 1-5 представляют собой приборы с индуцированным каналом, МДП-транзисторы 10 и 11 имеют нулевой уровень порогового напряжения, остальные МДП-транзисторы.- приборы со встроенным каналом. При использовании предлагаемого дешифратора адре" са s составе запоминающего устройства входные шины 20-22 подключаются к шинам прямых и обратных адресов, входные шины 23 и 24 подключаются к шинам прямого и обратного адреса младшего разряда, первая управляющая шина 25 и вторая управляющая шина 26 подключаются соответственно к первой и второй шине управления считыванием и программированием.
Принцип действия дешифратора адреса заключается в следующем.
В невыбранном режиме на шины 20-22 подается потенциал высокого уровня, Формула изобретения
5 9669 близкий к потенциалу второй шины питания 32, а на шины 23 и 24 подается потенциал, близкий к потенциалу общей шины. В этом случае МДП-транзисторы
1-3 открыты, а МДП-транзисторы 4 и 5 S закрыты. На вторую управляющую шину 26 подается потенциал второй шины питания 32. Сопротивление открытых МДПтранзисторов 10 и 11 небольшое и напряжение на истоках этих транзисторов быстро достигает уровня напряжения на второй шине питания 32. Поскольку по" роговое напряжение МДП-транзисторов
10 и 11 близко к нулевому и коэффициент влияния подложки мал, так как эти 1з транзисторы открыты, то напряжение со второй шины питания 32 передается на выходные шины 27-30. В этом режиме на первую шину питания 31 подается потенциал, равный потенциалу второй шины 20 питания 32. Потенциал на выходных шинах 27-30 поддерживается равным потенциалу первой шины питания через МДПтранзисторы 12-19.
При считывании на входные шины 20- 2$
22 подается прямой и обратный код адреса. Пусть МДП-транзистор 4 открыт, а МДП-транзистор 5 закрыт, и на вход ные шины 20-22 подается потенциал, близкий к потенциалу общей шины. При ро этом МДП-транзисторы 1 "3 закрыты. На вторую управляющую шину 26 подается потенциал, близкий к потенциалу общей шины, сопротивление МДП-транзисторов
10 и 11 становится большим, происходит разряд шин 27 и 29 через открытый
МДП-транзистор 4 до потенциала, близкого к потенциалу общей шины..Так как сопротивление МДП-транзисторов 10 и
11 достаточно велико, а МДП-транзистора 4 достаточно мало,то разряд выходных шин 27 и 29 происходит быстро, а рассеиваемая мощность определяется током через МДП-транзисторы 16 и 18, который может быть очень малым.
Положительный эффект предлагаемого изобретения заключается в повышении быстродействия и снижении потребляемой мощности дешифратора адреса. Быстродействие дешифратора адреса определяется суммарным временем заряда и разряда нагрузочных емкостей, подключенных к выходным шинам, соответственно через открытые МДП-транзисторы 10 и 11 и открытый МДП-транзистор 4. Это. время, за счет включенных описанным ,образом первого и второго зарядных
МДП"транзисторов 10 и 11, существенно меньше, чем в известном устройстве.
05 6
Потребляемая мощность при считывании определяется током через МДП-транзисторы 16 и 18 с большим сопротивлением и также меньше по сравнению с известным устройством. В режиме программирования на первую шину питания 31 подается высокий потенциал, необходимый для записи информации в ячейки памяти на основе лавинно-инжекционных МДПтранзисторов с плавающим затвором. При этом. заряд нагрузочных емкостей до потенциала первой шины питания 31 проис" ходит через транзисторы 12-19. Рассеиваемая мощность в этом режиме определяется током через транзисторы 1215, который значительно меньше по сра" внению с током, потребляемым в этом режиме известным устройством.
Дешифратор адреса, содержащий пять входных МДП-транзисторов, четыре МДПтранзистора связи и десять зарядных
МДП-транзисторов, стоки первого, второго; третьего и четвертого входных
МДП-транзисторов объединены и соединены с истоком первого зарядного МДПтранзистора, затвор которого подклю" чен к затвору второго зарядного МДПтранзистора, и с объединенными истоками первого и второго МДП-транзисто" ров связи, стоки которых подключенй ,соответственно к первой и третьей выФ .ходным шинам, истоки первого, второгои третьего входных МДП-транзисторов объединены и соединены со стоком пятого входного МДП-транзистора, с ис" током второго зарядного МДП-транзистора и. с объединенными истоками треть" его и четвертого МДП-транзисторов связи, стоки которых подключены соответственно ко второй и четвертой выходным шинам, затворы входных МДП-транзисторов соединены с входными шинами, истоки четвертого и пятого входных
МДП-транзисторов соединены с общей шиной, а затворы МДП-транзисторов связи объединены и подключены к первой управляющей .шине, объединенные затвор и исток третьего, объединенные затвор и исток четвертого, объединенные затвор и исток пятого и объединенные эатвор и истрк шестого зарядных МДП-трвнэисторов соединены соответственно с первой, второй, третьей и четвертой выходными шинами, а стоки этих транзисторов соединены соответственно с
Составитель В. Нефедов
Техред. M. Рейвес Корректор С, Шекмар
Редактор А. Гулько
Тираж 959 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Заказ 7901/77
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4
7 966905 8 истоками седьмого, восьмого, девятого равляющей шине, а стоки этих транзиси десятого зарядных МДП-транзисторов, торов объединены и подключены ко втозатворы и стоки которых объединены и рой шине питания. подключены к первой шине питания, о т- Источники информации, л и ч а ю шийся тем, .что, с-целью g принятые во внимание при экспертизе снижений потребляемой мощности и повы- 1. Патент США И 3938108, кл. 340шения быстродействия, объединенные за- 173, !0.02.76. творы первого и второго зарядных МДП- 2. Патент США У 4094012, кл. 365транзисторов подключены ко второй уп- 226, 06.06.78.
