Изобретение относится к импульсной и вычислительной технике и, в частности, может быть использовано в запоминающих схемах, работающих в условиях воздействия излучений потока нейтронов, электромагнитных и гамма-излучений.

Известно запоминающее устройство, содержащее триггер, выход которого соединен с первым входом первого элемента И, второй вход которого связан с входом "Запоминание", выход вЂ” с первым входом формирователя, выход которого соединен с входом-выходом элемента памяти на основе халькогенидного стеклообразного полупроводника и первым входом второго элемента И, прямой и инверсный выходы которого соединены с соответствующими входами триггера, второй вход формирователя соединен с входом "Восстановление" и через конденсатор с вторым входом второго элемента И и с первым выводом резистора, второй вывод которого связан с общей шиной 1 .

Недостатком известного устройст" ва является необходимость отключения питания при воздействии. гамма-излучения, так как проводимость формирователя, включенного последовательно с элементом памяти, существенно увеличивается, что приводит к потере информации.

Наиболее близким по технической сущности является устройство, содержащее элементы памяти (ЭП) на основе халькогенидных стеклообразных полу. проводников (ХСП) с формирующими каскадами, представляющими собой трех- входовые элементы И, два входа которых соединены с входами "Память" и

"Сброс" устройства. Третий вход од20 ного из элементов И соединен с выходом Q триггера, а выход элемента И подключен ко входу S триггера. Третий вход второго элемента И соединен

3 10031 с выходом триггера б, а выход его подключен к входу R триггера (2 1 .

Недостатком такого устройства является возможность сбоев в работе

ЭП при совмещении управляющих импульсов фронтами импульсов тактовой частоты. В случае совмещения управляющих импульсов фронтами импульсов, поступающих с выходов триггера, мо.жет произойти сбой в работе ЭП, т.е. 10 может не произойти переключения ЭП в требуемое состояние.

Цель изобретения вЂ” повышение надежности запоминающего устройства.

Указанная цель достигается тем, что запоминающее устройство, содержащее два элемента памяти, выполненных на основе хвлькогениднмх стеклообразных полупроводников, J --К триггер и два элемента И, одноименные 20 первые и вторые входы которых объединены соответственно и являются первыми и вторыми входами запоминающего устройства, прямой и инверсный выходы 3 -К триггера подключены к третьим входам первого и второго элементов И соответстве (но, выходы которых подключены к первым выводам элементов памяти, а вторые выводы элементов памяти соединены с общей шиной, вклю- 36 чает три элемента ИЛИ, первые входы которых объединены и являются первым входом запоминающего устройства, второй вход первого и второй вход второго элементов ИЛИ соединены с выходом первого элемента И, а третий вход второго и второй вход третьего элементов

ИЛИ подкгючены к выходу второго элемента И, четвертый вход второго элемента ИЛИ является третьим входом за- щ поминающего устройства, причем выходы первого, второго и третьего элементов

ИЛИ подключены к входам 3, стробирующему и входу К Э -К триггера соответственно. 45

На.фиг.l представлена функциональная схема запоминающего устройства; на фиг.2 вЂ” временная диаграмма, иллюстрирующая. работу устройства при поступлении на него управляющего сиг- о нала с входа "Сброс, на фиг.3 вЂ” вреченная диаграмма, иллюстрирующая работу устройства при поступлении на него втррого управляющего сигнала с входа "Память".

Запоминающее устройство содержит элементы 1 и 2 памяти ЭП), на основе

ХСП, элементы И 3 и 4, триггер 5, 43 4 элементы ИЛИ 6, 7 и 8. Вход 9 запоминающего устройства соединен с первыми входами элементов И 3 и 4 и первыми входами элементов ИЛИ 6, 7 и 8.

Вход 10 запоминающего устройства подключен к вторым входам элементов И 3 и 4. Первые выводы ЭП 1 и 2 подключены к общей шине, вторые выводы соединены с выходами элементов И 3 и 4 и входами элементов ИЛИ 6, 7 или

7, 8 соответственно. Третий вход элемента ИЛИ 7, соединен с входом синхронизации 11. Выходы элементов

ИЛИ 6, 7 и 8 связаны с входами 3, С и К триггера 5. Прямой и инверсный вь.ходы триггера 5 соединены с соответствующими входами элементов И 3 и 4.

До подачи управляющего сигнала на вход устройства 9 триггер 5 функц ".онирует в-соответствии с поступающими на него импульсами тактовой частоты, так как ЭП l и 2 находятся во включенном (низкоомном) состоянии и не мешают работе триггера 5.

Схема работает следующим образом.

До воздействия излучений 4в вход устройства подается управляющий импульс (импульс записи включенного (высокоомного)) состояния. Если в этот момент логическая 1" находится, например, на выходе триггера, то управляющий импульс через элемент

И 3 поступает на ЭП 1 и переводит его

s выключенное состояние.

Управляющий импульс одновременно с поступлением на ЭП 1 поступает на объединенные входы элементов ИЛИ и с выходов этих элементов вЂ” на входы 1 и С триггера 5. Это обеспечивает сохранение заданной длительности управляющих сигналов, поступающих на вход

ЭП 1 в случае совмещения управляющего сигнала на временной интервал MN npu работе триггера 5 (фиг.2). Для запоминающего устройства для совмещении управляющего импульса (импульса записи выключенного состояния) на временной интервал MN происходит небольшой, не превышающий длительности управляющего импульса < 10 мкс) временной сдвиг ON (фиг,3) логической "1" или логического "0" на входах J и К триггера 5, и соответственно на выходах

Q u Q. При этом сохраняется длительность управляющего импульса, поступающего на ЭП, что исключает сбои в работе ЭП при изменении длительности

5 100314 управляющих импульсов и обеспечивает возможность их поступления.

После окончания воздействия излучений подается второй управляющий импульс (импульс записи включенного состояния) на вход устройства 10, он поступает через элемент И 3 на ЭП 1 и на объединенные входы элементов

ИЛИ 6 и 7 и .с выходов элементов ИЛИ

6 и 7 - на входы 3 и С триггера 5.

При поступлении переднего фронта им. вЂ” . пульса через элементы ИЛИ на входы

7 и С триггера 5 на выходе формируется уровень логической "1". При этом триггер срабатывает в соответствии с поступлением входных сигналов.

Применение изобретения, заключающегося в использовании двух ЭП на основе XCIl, двух элементов И и элементов ИЛИ, позволяет обеспечить го сохранение информации триггера во время воздействия излучений без каких-либо ограничений на время поступления управляющих импульсов.

Формула изобретения

Запоминающее устройство, содержащее два элемента памяти, выполненных 30 на основе халькогенидных стеклообразных полупроводников. 3 -К триггер и даа ЭЛЕМЕНта И, ОдНОИМЕННЬ!Е пЕрВЫЕ

3 6 и вторые входы которых объединены 1 соответственно и являются первыми и вторыми входами устройства, прямой и инверсный выходы 3 --К триггера под- ключены к третьим входам первого и второго элементов И соответственно, выходы которых подключены к первым выводам элементов памяти, а вторые выводы элементов памяти соединены с обшей шиной, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно .содержит три элемента ИЛИ, первые входы которых которых являются первым входом устройства, второй вход первого и второй вход второго элементов ИЛИ соединены с выходом первого элемента И, а третий вход второго и второй вход третьего элементов ИЛИ подключены к выходу второго элемента И, четвертый вход второго элемента ИЛИ является третьим входом устройства, причем выходы первого, второго и третьего элементов ИЛИ подключены к входам 3 стробирующему и входу К 3 -К триггера соответственно.

Источники информации, принятые Во внимание при экспертизе

1. Авторское свидетельство СССР 1 669477, кл. G 11 С 11/40, 1979, 2. Авторское свидетельство СССР

6 820615, кл. 11 С 11/40, 1979 (прототип).

1003143

Ж uwn p<) 1003143

Ф юу дг

Ф . у,мг зоям-г 3 м. .ю с.м л о о

Составитель В.Теленков

Редактор Н.Безродная Техред М. Коштура Корректор M.Øàðîøè

Заказ 1575/35 Тираж 592 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, N-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Способ стирания информации в элементе памяти // 999108

Динамический сдвиговый регистр // 993334

Способ переключения приборов на основе стелообразных полупроводников // 993332

Элемент памяти // 991508

Формирователь импульсов // 991507

Запоминающее устройство // 989584

Полупроводниковое запоминающее устройство // 987679

Элемент памяти с однократным программированием // 986198

Устройство для считывания информации из динамической памяти // 982082

Способ изготовления моноп-ячейки памяти, ячейка памяти и матричный накопитель на ее основе // 2105383

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Накопитель запоминающего устройства // 2106022

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Цепь усиления напряжения для использования в полупроводниковом запоминающем устройстве // 2138085

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Динамическая ячейка памяти // 2147772

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Способ регенерации для динамических запоминающих устройств с произвольным доступом // 2163035

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Устройство полупроводниковой памяти для достижения высокой производительности и способ расположения в нем сигнальных шин // 2170955

Изобретение относится к устройству полупроводниковой памяти

Генератор накачки с изменяемым числом ступеней // 2172525

Изобретение относится к электронной технике

Запоминающая ячейка статического зупв // 2188465

Изобретение относится к запоминающей ячейке статического ЗУПВ

Схемное устройство с некоторым числом электронных схемных компонентов // 2189082

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние