Арифметическое устройство
1. АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО , содержащее два регистра, пять регистров сдвига, четыре блока элементов И, пять сумматоров, блок памяти и блок управления, причем информационные входы первого и второго регистров являются входом действительной и мнимой частей операнда устройства , информационные входы первого и второго регистров сдвига подключены к выходам групп разрядов блока памяти, соответствующих действительной и мнимой частям коэффициента , выход первого регистра подключен к информационным входам первого и второго блоков элементов И, выход второго регистра подключен к информационным входам третьего и четвертого блоков элементов И, последовательный выход первого регистра сдвига подключен к .управляющим входам первого -и четвертого блоков элементов И, последовательный выход второго регистра сдвига подключен к управляющим входам второго И третьего блоков элементод И, выходы первого и третьего блоков элементов И подключены к входам первого сумматора , выходы второго и четвертого блоков элементов И подключены к входам второго сумматора, выходы третьего , четвертого и пятого сумматоров подключены к информационным входам третьего, четвертого и пятого ре гистров сдвига, соответственно, .выходы третьего, четвертого и пятого регистров сдвига, являющиеся выходами действительной и мнимой частей и угла поворота вектора результата устройства, подключены к первым информационным входам третьего , четвертого и пятого сумматоров соответственно, второй информационный вход пятого сумматора подключен к выходу группы разрядов блока памяти , соответствующей углу поворота вектора коэффициента, тактовый и первый управляющий входы блока управления являются тактовым и уста- ; (Л новочным входами устройства, второй управляющий вход блока управления подключен к выходу знакового разряда третьего регистра сдвига, первый выход блока управления подключен к управляющим входам записи третьего, четв.ертого ипятого регистров рдвига, второй выход блока управления подключен к управляющим входам выдачи .третьего, четвертого и пятого ре1С ю гистров сдвига, третий выход блока управления подключен к управляющим входам записи первого и второго ре4;ib гистров, а также первого и второго, регистров сдвига, четвертей выход блока управления подключен к входу управления сдвигом пятого регистра сдвига, пятый выход блока управления подключен к входам управления сдвигом первого, второго, третьего и четвёртого регистров сдвига, Diecтой выход блока управления подключен к управляющему входу третьего сумматора, седьмой выход блока управления подключен к управляющим входам четвертого и пятого сумматоров , отличающееся тем, что, с целью расширения функциональных возможностей устройства .а счет
СОЮЗ СОВЕТСНИХ
МИ
РЕСПУБЛИН
2240 А (191 (111
3 (Я1 6 0 6 f 7 3 8 юь
ОПИСАНИЕ ИЗОБРЕТ
Н ABTOPCKOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3354118/18-24 (22) 23. 11. 81 (46) 15.04.83; Бюл. Р 14 (72) Ю.С.Каневский, Н.Е.Куц,Б.A.Íåêрасов и A..М.Сергиенко (71) Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (53) 681.3 (088.8} (56) 1. Авторское свидетельство СССР
Р.706846, кл. G 06 F 7/38,,1979. 2. Авторское свидетельство СССР по заявке Р 2860043/18-24, кл. G 06 F 7/38, 1979 (прототип).
I (54) (57) 1. АРИФМЕТИЧЕСКОЕ УСТРОИСТВО, содержащее два регистра, пять регистров сдвига, четыре блока элементов И, пять сумматоров, блок памяти и блок управления, причем информационные входы первого и второго регистров являются взводом действитель1 ной и мнимой частей операнда устройства, информационные входы первого и второго регистров сдвига .подключены к выходам групп разрядов блока памяти, соответствующих действительной и мнимой частям коэффициента, выход первого регистра подключен к информационным входам первого и второго блоков элементов И, выход второго регистра подключен к информационным входам третьего и четвертого блоков элементов И, последовательный выход первого регистра сдвига подключен к управляющим .входам первого -и четвертого блоков элементов И, последовательный выход второго регистра сдвига подключен к управляющим входам второго и третьего блоков элементов И, выходы первого и третьего блоков элементов И подключены к входам первого сумматора, выходы второго и четвертого блоков элементов И подключены к входам второго сумматора, выходы третьего, четвертого и пятого сумматоров подключены к информационным входам третьего, четвертого и пятого регистров сдвига, соответственно, .выходы третьего, четвертогО и пятого регистров сдвига, являющиеся выходами действительной и мнимой частей и угла поворота вектора результата устройства, подключены к первым информационным входам третьего, четвертого .и пятого сумматоров соответственно, второй информацион- . ный вход пятого сумматора подключен к выходу группы разрядов блока памяти, соответствующей углу поворота вектора коэффициента, тактовый и первый управляющий входы блока управления являются тактовым и установочным входами устройства, второй управляющий вход блока управления подключен к выходу знакового разряда третьего регистра сдвига, первый выход блока управления подключен к управляющим входам записи третьего, четвертого и пятого регистров сдвиг второй выход блока управления подключен к управляющим входам выдачи,третьего, четвертого и пятого ре-. гистров сдвига, третий .выход блока управления подключен к управляющим входам записи первого и второго регистров, а также первого и второго, регистров сдвига, четвертый выход блока управления подключен к входу управления сдвигом пятого регистра сдвига, пятый выход блока управления подключен к входам управления сдвигом первого, второго, третьего и четвертого регистров сдвига, шестой выход блока управления подключен к управляющему входу третьегосумматора, седьмой выход блока управления подключен к управляющим входам четвертого и пятого сумматоров о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства "",à счет
1012240 выполнения алгоритма Волдера, оно содержит первый и второй коммутаторы, причем первые информационные входы первого и второго коммутаторов подключены к выходам первого и второго сумматоров соответственно, вторые информационные входы первого и второго коммутаторов подключены к выходам четвертого и третьего регистров сдвига соответственно, управляющие входы первого и второго коммутаторов подключены к выходам блока управления с восьмого по одиннадцатый, .третий управляющий вход блока управления является входом задания режима работы устройства.
2. Устройство по II ° 1, о т л ч ающеес я тем, чтоблок управления состоит из счетчика, шестнадцати элементов И и пяти элементов ИЛИ, причем счетный вход счетчика является тактовым входом блока управления, установочный вход счетчика является первым уп- . равляющим входом блока управления, выход первого разряда счетчика подключен к первым инверсным входам первого, второго, третьего элементов И и к прямым входам четвертого и пятого элементов И, выход второго разряда счетчика подключен к вторым инверсным входам первого, второго и третьего элементов И, к первым инверсным входам .шестого и седьмого элементов И, к первым прямым входам восьмого и девятого элементов И, выход третьего разряда счетчика подключен к третьим инверсным входам второго и третьего элементов И, к второму инверсному входу шестого элемента И, к первому инверсному входу восьмого элемента И, к первым прямым входам первого, седьмого, десятого, одинf надцатого и двенадцатого элементов И, выход четвертого разряда счетчика подключен к четвертым инверсным входам первого и второго элементов И, к третьему инверсному входу шестого элемента И, к первым прямым входам третьего и тринадцатого элементов И, к вторым прямым входам седьмого, восьмого, десятого и одиннадцатого элементов И; выход пятого разряда счетчика подключен к чет1
Изобретение относится к области автоматики и вычислительной техники и может быть использовано для выполвертым инверсным входам первого и шестого элементов И, к пятому инверсному входу второго элемента И, к второму прямому входу третьего элемента И, к третьим прямым входам седьмого, восьмого, десятого и одиннадцатого элементов И и к первому прямому входу четырнадцатого элемента И, первый прямой вход пятнадцатого элемента И является вторым управляющим входом блока управления и подключен к инверсному входу шестнадцатого элемента И, пятый инверсный вход первого элемента И является третьим управляющим входом блока управления и подключен к четвертому инверсному входу третьего элемента И, к первому инверсному входу пятого и одиннадца.того элемента И, к вторым инверсным входам седьмого и восьмого элемен.тов И, к вторым прямым входам девя- того, двенадцатого, тринадцатого, четырнадцатого и пятнадцатого элементов И, а также к прямому входу шестнадцатого элемента И, выходы первого и второго элементов И подключены к входам первого элемента ИЛИ, выходы второго и третьего элементов И.подключены к входам второго элемента ИЛИ, выходы седьмого, восьмого и.девятого элементов И подключены к входам третьего элемента ИЛИ, выходы одиннадцатого и пятнадцатого элементов И подключены к входам чет вертого элемента ИЛИ, выходы одиннадцатого и шестнадцатого элементов И подключены к входам пятого элемента ИЛИ, выход шестого элемента И подключен к первому инверсному входу четвертого элемента И и к второму инверсному входу пятого элемента И, выход десятого элемента И подключен к второму инверсному входу четвертого элемента И и к третьему инверсному входу пятого элемента И, выход первого разряда счетчика; выходы первого, второго элементов ИЛИ, четвертого, пятого элементов И, четвертого,,пятого и.третьего элементов ИЛИ, двенадцатого, тринадцатого и четйрнадцатого элементов И являются соответственно первым, втЬрым, третьим, четвертым, пятым, шестым, седьмым, восьмым, девятым, десятым и одиннадцатым выходами блока управления.
2 нения операций над комплексными числами,в частности при выполнении алгоритма быстрого преобразования Фурье.
1012240
Известно арифметическое устройство, содержащее входные и выходные шины, сумматоры, сдвиговые регистры, логические умножители и обеспечивающее вычисление двухточечного преобразования Фурье и операцию поворота вектора (1,l.
Недостатком известного устройства является его сложность.
Наиболее близким к предложенно- . му по техническому решению является арифметическое устройство, содержащее два регистра, пять регистров сдвига,.четыре блока элементов И, пять сумматоров, блок памяти .и блок управления (21.
Известное устройство производит вычисление базовой операции быстрого преобразования Фурье (БПФ) по формулам:
Я и СЫ - СЧ +aR;
А„ = «Mq + C>MR +
А й--(с ч„- с я )+ в„;
Az =-(сны + с wR)+ в,.
Во многих случаях арифметическое устройство должно дополнительно производить операцию перевода комплекс-. ного вектора из прямоугольной системы координат в полярную, обычно выполняемую с помощью алгоритма Волдера.
Однако известное устройство не способно решать данную задачу, что сужает его функциональные возможности.
Целью изобретения является расширение функциональных возможностей устройства.
Поставленная цель достигается тем, что арифметическое устройство, содержащее два регистра, пять регистров сдвига, четыре блока элементов И, пять сумматоров, блок памяти и блок управления, причем информационные входы первого и второго регистров являются входом действительной и мнимой частей операнда устройства, информационные входы пер-. вого и второго регистров сдвига подключены к выходам групп разрядов блока памяти, соответствующих действительной и мнимой частям коэффициента, выход первого регистра подключен к информационным входам первого и второго блоков элементов И, выход второго регистра подключен. к информационным входам третьего и четвертого блоков элементов И, последовательный выход первого регистра сдвига подключен к управляющим входам. первого и четвертого блоков элементов И, последовательный выход второго регистра сдвига подключен к уп равляющим входам второго и третьего блоков элементов И, выходы первого и третьего блоков элементов И подключены к входам первого сумматора, выходы второго и четвертого блоков элементов И подключены к входам второго сумматора, выходы третьего, четвертого и пятого сумматоров подключены к информационным входам третьего, четвертого и пятого регистров сдвига соответственно, выхбды третьего, четвертого и пятого
f0 регистров сдвига> являющиеся выходами действительной и мнимой частей и угла поворота вектора результата уст ройства, подключены к, первым информационным входам третьего, чет 5 вертого и пятого сумматоров соответственно, второй информационный вход пятого сумматора подключен к выходу
1руппы разрядов блока памяти, соответствующей углу поворота вектора коэффициента, тактовый и первый управляющий входы блока управления являются тактовым и установочным входами устройства, второй управляющий, вход блока управления подключен к выходу знакового разряда третьего регистра сдвига, первый выход блока управления подключен к управляющим входам записи третьего, четвертого и пятого регистров сдвига, второй выход блока управления подключен к управляющим входам выдачи третьего, четвертого и пятого регистров сдвига, третий выход блока управления подключен к управляющим входам записи первого и второго регистров1
35 а также первого и второго регистров сдвига, четвертый выход блока -управления подключен к входу управления сдвигом пятого регистра сдвига, пятый выход блока управления под @ ключен к входам управления сдвигом первого, второго, третьего и четвертого регистров сдвига, шестой выход блока управления подключен к управляющему дходу третьего сумматора, седьмой выход блока управления подключен к управляющим входам четвертого и пятого сумматоров, содержит первый и второй коммутаторы,- причем первые информационные вхо0 ды первого и второго коммутаторов подключены к выходам первого и вто-. рого сумматоров соответственно, вторые информационные входы пер« вого и второго коммутаторов под" ключены к выходам четвертого и . третьего регистров сдвига соответственно, управляющие входы первого и второго коммутаторов подключены к выходам блока управления с восьмого по одиннадцатый, третий управляющий
60 вход блока управлеиия является входом задания режима работы устройства.
Кроме того, блок управления состоит из счетчика, шестнадцати элементов И и пяти элементов ИЛИ, при1012240 чем счетный вход счетчика является тактовым входом блока управления, установочный вход счетчика является первым управляющим входом блока управления, выход первого разряда счетчика подключен к первым инверсным входам первого, второго, третьего элементов И и к прямым входам четвертого и пятого элементов И, выход второго разряда счетчика подключен к вторым инверсным входам пер-10 вого, второго и третьего элементов И, к первым инверсным входам шестого и седьмого элементов И, к первым прямым входам восьмого и девятого элементов И, выход третьего разряда счетчика подключен к третьим инверсным входам второго и третьего элементов И, к второму инверсному входу шестого элемента И, к первому инверсному входу восьмого элемента И, к первым прямым входам первого, седьмого, десятого, одиннадцатого и двенадцатого элементов И, выход четвертого разряда счетчика подключен к четвертым инверсным входам первого и второго элементов И, к третьему инверсному входу шестого элемента И, к первым прямым входам третьего и тринадцатого элементов И, к вторым прямым входам седьмого, восьмого, десятого и одиннадцатого элементов И, выход пятого разряда счетчика подключен к четвертым. инверсным входам первого и шестого элементов И, к пятому инверсному входу второго элемента И, к второму прямому. входу третьего элемента И, к третьим прямым входам седьмого, восьмого десятого и одиннадцатого элементов И и к первому прямому входу четырнадцатого элемента И, первый прямой 40 вход пятнадцатого элемента И явля ется вторым управляющим входом блока управления и подключен к инверсному входу шестнадцатого элемента И, пятый инверсный вход первого эле- 45 мента И является третьим управляющим входом блока управления и подключен к четвертому инверсному входу третьего элемента И, к первому инверсному входу .пятого и одиннадцатого элементов И, к вторым инверсным входам седьмого и восьмого элементов И, к вторым прямым входам девятого, двенадцатого, тринадцатого, четырнадцатого и пятнадцатого элементов И, а также к прямому входу шестнадцатого элемента И, выходы первого и второго элементов И подключены к входам первого элемента ИЛИ, выходы второго и треть.его элементов И подключены к входам. второго элемента ИЛИ, выходы седьмого, восьмого и девятого элементсв И подключены к входам третьего элемента ИЛИ, выходы одиннадцатого и пятнадцатого элементов И 65 подключены к входам четвертого эле. мента ИЛИ, выходы одиннадцатого и шестнадцатого элементов И подключены к входам пятого элемента ИЛИ, выход шестого элемента И подключен к первому инверсному входу четвертого элемента И и к второму инверсному входу пятого элемента И, выход десятого элемента И подключен к второму инверсному входу четвертого элемента И и к третьему инверсному входу пятого элемента И, выход первого разряда счетчика, выхода первого, второго элементов ИЛИ, четвертого, пятого элементов И, четвертого пятого и третьего элементов ИЛИ, двенадцатого, тринадцатого и четырнадцатого элементов И являются соответственно первым, вторым, третьим, четвертым, пятым, шестым, седьмым, восьмым, девятым, десятым и одиннадцатым выходами блока управления.
На фиг. 1 представлена структурная схема устройства, на фиг. 2 функциональная схема блока управления.
Арифметическое устройство содер-, жит шины действительной 1 и мнимой
2 части операндов, регистры 3 и 4, блоки элементов И 5-8, блок памяти коэффициентов 9, регистры сдвига
10 и 11, сумматоры 12 и 13, коммутаторы 14 и 15, сумматоры 16, 17 и 18, регистры сдвига 19, 20 и 21, выходные шины 22, 23 и 24 действительной, мнимой части результата и вектора поворота соответственно, блок управления 25 с выходами по ° шинам 26-36 и управляющими входами по шинам 37- 40, Блок управления 25 содержит счетчик 41, элементы- И 42-55, элементы ИЛИ 56 и 57, элементы И 58 и 59, элементы ИЛИ 60, 61 и 62.
Устройство работает следующим образом.
При выполнении базовой операции БПФ на шину 39 подается логический "0". Устройство приводится в начальное состояние подачей импульса на шину 38, при котором устанавливается ноль в счетчике
41 и регистрах сдвига 19, 20 и 21.
Счетчик 41 последовательно меняет свое состояние при подаче синхроимпульсов на вход 37. В нулевом такте под действием сигнала с шины
39 в регистры 3 и 4 принимаются соответственно с шины 1 и 2 действительная С и мнимая С части первого операнда, в регистры сдвига
10 и 11 с блока памяти коэффициен-. тов 9 записывается действительная
14 и мнимая W> части весового коэффициента. С умножается в блоке 5 элементов И на младшую цифру WRокоэффициецта WR и получается частич1012240
60 ное произведение С. W,, Аналогично блок 6 производит умножение С на младшую цифру Ч ои получается С Ч блок 7 проиэводйт действие CgWgg а блок 8 — действие С Ч о. Сумматор 12 суммирует нулевые по счету частичные произведения и получает
Кроа СЕЧКО СЭЧЭО су атор 13 суммирует частичные произведения и получает К = C
В первом такте содержимое регистров 10, 11, 19 и 20 сдвигается вправо по сигналу. с шины 29. В этом же такте блок 5 производит умножение С на следующую младшую цифру
W „.., которая получилась путем сдвига содержимого регистра 10, и получает CRW блок 6 производит действие С W 1, блок 7 — действие С W и блок 8 — действие С Ч . Сумматор
12 производит действие К 1=(W„. -С Ч 4, а сумматор 13 — действие К 1=
СйW „+ С WR . Эти две очередные суммы йар частичных произведений, пройдя через коммутаторы 14 и 15 соответственно, суммируются на сумматорах 16 и 17 со сдвинутым со-. держимым регистров 19 .и 20 соответственно. По сигналу с шины 26 в регистр 19 записывается
+ 2 "Кйо, а в регистр 19
=, йо
Кз", + 2 КэоВ следующем такте по сигналу с шины 29 содержимое этих регистров, а также регистров 10, 11 сдвигается в сторону младших разрядов (вправо).
Аналогично в завершающем одиннадцатом такте умножения на двенадцатираэрядные весовые коэффициенты WR,W блок 5 умножает А< на цифру Ч, и получает CRЧй, блок 6 получает CRW><<,блок 7 - C>MЧ, 1и блок 8 — С WR. . Сумматоры 12 и 13.
3 и Н соответственно производят действия
Кйм Са Чяи СЗЧ И" 5 1= СйЧЭ + СЭЧя+ результаты которых К„и К складываются со сдвинутым содержимым регистров 19 и 20 соответственно.
Результаты
К 2М-Ф1
2(С Ч - С.W-) E KR- 2
К . 2
2(CRW C WR) — КЭ ..2 """
1=0 записываются в регистры 19 и 20 соответственно.
В двенадцатом такте по сигналу с шины 30 содержимое регистров 19 и 20 сдвигается вправо, действительная В и мнимая В части второго операнда записываются в регистры
3 и 4 соответственно, так что В> и
В- пройдя через блоки 5 и 8 и склад ф дываясь с нулем на сумматорах 12 и
13, подаются через коммутаторы 14 и 15 на первые входы сумматоров 16 и 17 соответственно и сумьяруются с содержимым регистров 19 и 20. По. сигналу с шины 26 в .регистры 19 и
10 20 записываются А = CRWR " С W + Вй и А„= С Ч + С MR+ B соответстВРннО»
В тринадцатом такте по сигналу с шины 30 содержимое регистров 19 и
35 20 сдвигается вправо. В этом же такте сдвинутое содержимое регистров 19 и 20 соответственно 0,5 А .п и 0,5 A > выдается в шины 22 и 23по стробйрующему сигналу с шины 27, 20 а также через коммутаторы 15 и 14 поступает на первые входы сумматоров 16 .и 17. При этом вторые входы сумматоров отключаются. Таким образом, в регистры 19 и 20 соответственно записываются 0,5 А<>и 0,5 QR.
В четырнадцатом такте содержимое регистров 19 и 20 через коммутаторы
15 и 14 соответственно поступает на первые входы сумматоров 17 и 16, у которых отключены вторые входы.
Таким образом, сумматоры производят соответственно вычитание из нуля содержимого регистров 19 и 20, и в эти регистры по сигналу с шины 26 записываются Ог5 А1ри ОУ5 А О соответственно.
Б пятнадцатом такте, также как и в двенадцатом, к содержимому регистров 19 и 20 прибавляется соответственно действительная и мнимая часть
40 второго операнда В< и В>, и в ре гистрах 19,.20 оказывается вторая пара результатов:
0,5 А =  —.0,5(AÄW. " А Ч )-0,5 SRi
45 О 5 А В -0 <5 (ARM + А Ч ) 0 5 Â <
2З Э которая по стробирующему сигналу с шины 27 выдается соответственно в шины 22 и 23. Уменьшение результатов базовой опеРации БПФ вдвое не имеет существенного значения, так как например, при выполнении алгоритма быстрого преобразования
Фурье с автоматическим масштабированием необходимо результаты всех базовых операций БПФ уменьшить вдвое во избежание переполнения разрядной сетки арифметического устройства.
Чаще всего алгоритм Волдера используется для перевода комплексного операнда из прямоугольной системз координат в полярную. Он основан
:на операции поворота вектора. Исходными данными такого алгоритма являются координаты комплексного вектора в.прямоугольной системе координат
-11
Х12 X„„+K„„2 У11
Я х
12 И 11 И
eÄ =eÄÄ++a arccWg2-11 хе Ag, уе А3 и начальный угол ал- соответственно записываются в регистгоритма 8 = О. В каждой операции ры 19, 20 и 21 по сигналу с шины 26. алгоритма производятся действия Таким же образом во втором такте в регистры 19, 20 н 21 соответственно х+ У1 ° х. + записываются результаты второй операции
- 1 х =х+82 м где +1 при у.-р 0; 2 1 1. 1У
-1 при у; с 0. 2 Ъ1 К 2 Х1, Результатами алгоритма являются 10 модуль комплексного вектора В Е Е,AA4%2-". (п=К ><+A> и.его фаза в»- I на шину 38 — импульс установки в на- . ется блоком 9 памяти коэффициентов, чальное состояние. В нулевом такте HTaKt в двенадцатом такте содерпо сиги с ны 28 в гистры 3 и жимое РегистРов 19 и 20 соответствен4 соответственно принимаются дейст-. 29 вительная А и мнимая А части ком- татоРы 15 и 14 Со сдвигом на ОдинР плексного операнда с входных шин 1 . ДЦа р р"д как "11= Ъ12 и 2. Выход регистра 10 выдает "1» алгебРаически сУммиРУетсЯ на сУмаатообразом, Ав и А проходят неиэмен- 25 - - " " кД ф"ц"ен 20 и 19. Иэ блока памяти козффициентаторов 14 и 15 и су атор 16 и 17 жиьым РегистРа 21. РезУльтаты последней операции и по сигналу с шины 26 записываются соответственно в регистры 19 и 20 3р как хо и уц. В первом такте хе.иэ регистра 19 йроходит через коммутатор: 15 на вход сувматора 17. В зависимости от знака Ко операнда уо сум- . матор 17 по сигналу с шины 32 складывает хо с уц или вычитает -.х из уо„ Аналогичйо на сумматоре 16 из хе вы- по сигналу с шины 26 записываются читается или прибавляется уц по аиг- соответственно в регистры 19, 20 налу с шины 31. Из блока 9 йамяти и 21. коэффициентов выдается число равное 4 В тринадцатом такте сигнал с шиarctg 2, которое вычитается или <.: ны 27 стробирует выдачу результатов складывается в зависимости от знака алгоритма Волдера Ее с нулевым содержимым регистра 21 А на сумматоре 18. Результаты первой „К 2 - ° и 8 операции алгоритма 1 g+ 3 12 с А и Х„=Х +Е 2ОМ,Собтветственно в шины 22 и 24. Таким образом, предложенное устройство выполняет оба стандартных 8 =8 + с ге алгоритма, что расширяет его функцио 1 0 о % 5О нальные роэможности. Ж 27 37 22 1012240 Составитель В.Байков Редактор Л.Веселовская ТехредО.Неце. Корректор М.Демчик Заказ 2765/59 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 
