Устройство для определения интервалов стационарности дискретного случайного процесса

 

. 1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ИНТЕРВАЛОВ СТАЦИОНАРНОСТИ ДИСКРЕТНОГО СЛУЧАЙНОГО ПРОЦЕССА, содержащее распределитель импульсов, сумматоры , блоки сравнения, счетчики,, блок памяти, блок постоянной памяти, выход блока памяти подключен к первбму входу первого блока сравнения, первый выход распределителя импульсов соединен с входом записи блока памяти, выход первого сумматора подключен к первому входу второго блока сравнения, выход которого является выходом стационарности устройства, отличающееся тем, НТО, с целью повьщ1ения точности, в него введены регистр, блок масштабирования , блок определения длины серий, информационный вход блока памяти объединен с первым входом второго сумматора и является информационным входом устройства, выход блока памяти соединен с вторым входом второго сумматора, вход сброса которого объединен с входом элемента задержки и подключен к первому выходу распределителя импульсов, выход второго сумматора соединен с информационным входом регистра, вход записи которого подключен к выходу элемента задержки , выход регистра соединен с входом блока масштабирования, выход которого подключен к второму входу первого блока сравнения и является выходом среднего значения устройства, выход первого блока сравнения соединен с первым входом блока определения длины серий, второй вход которого объединен с входом считывания блока памяти и входом синхронизации второго сумматора и подключен к второму выходу распределителя импульсов, счетный вход счетчика соединен с информационным выходом блока определения длины серий, второй выход которого подключен к входу сброса счетчика и входу сброса первого сумматора, (П информационный вход которого соединен с выходом блока постоянной памяти, вход которого подключен к выходу S счетчика, второй вход второго блока сравнения является входом установки уровня анализа устройства, вход распределителя импульсов является :о эо сд входом синхронизации устройства. 2. Устройство по п. 1, отличающееся тем, что блок: -U определения длины серии содержит триггеры, элемент ИСКЛЮЧАЩЕЕ ИЛИ, элемент И-НЕ, одновибратор, элемент задержки, счетчик, формирователь импульсов, элемент запрета, выход которого является информационным выходом блока определения длины серий, информационный вход триггера объединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и является первым входом блока определения длины серий , второй вход которого подключен к входу одновибратора, выход которого соединен с входом первого элемен

СООЭ СОВЕТСНИХ

UH

РЕСПУБЛИН (19) (1!) 1 1 (51) 4 G 06 F 15/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3778345/24-24 (22) 21.06.84 (46) 15.12 ° 85. Бюл. В 46 (72) Л. С. Хуршудян (53) 681.333(088.8) (56) Авторское свидетельство СССР

Ф 717781, кл. Q 06 F 15/36, 1980.

Авторское свидетельство СССР

Ф 1015394, кл. G 06 F 15/36, 1983, (54) (57) .1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕ»

НИЯ ИНТГРВАЛОВ СТАЦИОНАРНОСТИ ДИС

КРЕТНОГО СЛУЧАЙНОГО ПРОЦЕССА, содержащее распределитель импульсов, сумматоры, блоки сравнения, счетчики,. блок памяти, блок постоянной памяти, выход блока памяти подключен к первдму входу первого блока сравнения, первый выход распределителя импульсов соединен с входом записи блока памяти, выход первого сумматора подключен к первому входу второго блока сравнения, выход которого является выходом стационарности устройства, отличающееся тем, что, с целью повьппения точности, в него введены регистр, блок масштабирования, блок определения длины серий, информационный вход блока памяти объединен с первым входом второго сумматора и является информационным входом устройства, выход блока памяти соединен с вторым входом второго сумматора, вход сброса которого объединен с входом элемента задержки и подключен к первому выходу распределителя импульсов, выход второго сумматора соединен с информационным входом регистра, вход записи которого подключен к выходу элемента задержки, выход регистра соединен с входом блока масштабирования, выход которого подключен к второму входу первого блока сравнения и является выходом среднего значения устройства, выход первого блока сравнения соединен с первым входом блока определения длины серий, второй вход которого объединен с входом считывания блока памяти и входом синхронизации второго сумматора и подключен к второму выходу распределителя импульсов, счет< ный вход счетчика соединен с информационным выходом блока определения длины серий, второй выход которого подключен к входу сброса счетчика и входу сброса первого сумматора, информационный вход которого соединен с выходом блока постоянной памяти, вход которого подключен к выходу счетчика, второй вход второго блока сравнения является входом установки уровня анализа устройства, вход распределителя импульсов является входом синхронизации устройства.

2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок определения длины серии содержит триггеры, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И-НЕ, одновибратор, элемент задержки, счетчик, формирователь импульсов, элемент запрета, выход которого является информационным выходом блока определения длины серий, информационный вход триггера объединен с первым входом элемента

ИСКЛЮЧАММ11ЕЕ ИЛИ и является первым входом блока определения длины серий, второй вход которого подключен к входу одновибратора, выход которого соединен с входом первого элемен1198540 та задержки, первым входом элемента

И»НЕ и входом синхронизации триггера, выход которого подключен к второму входу элемента ИСКЛЮЧАИМ11ЕЕ ИЛИ, выход которого соединен с вторым . входом элемента И-НЕ, выход которого подключен к первому входу элемента запрета, второй вход которого через

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано ,для решения в реальном масштабе времени задач диагностического контроля и управления различными технологическими процессами.

Целью изобретения явлется повышение точности.

На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг. 2, 3 и 4 - примеры выполнения блока памяти, второго блока суммирования и блока определения длины серий соответственно.

Устройство для определения интервалов стационарности дискретного случайного процесса содержит (фиг. 1) блок I памяти, блок 2 сравнения, блок 3 определения длины серий, счетчик 4, блок 5 постоянной памяти, первый 6 и второй 7 сумматоры, блок 8 сравнения, регистр 9, блок 10 масштабирования, распределитель 11 импульсов, элемент 12 задержки, вход 13 синхронизации устройства, информационный вход 14 устройства, первый 15 и второй 16 выходы распределителя ll импульсов, информацион-, ный 17 и гасящий 18 выходы блока 3 определения длины серий, информационный выход .19 блока 1 памяти, выход

20 блока 2 сравнения, первый 21 и второй 22 информационные выходы устройства, Блок 1 памяти (фиг. 2) может быть выполнен, например, в виде элемента 23 памяти, счетчика 24 по модулю М, где М - обьем скользящей выборки, элемента ИЛИ 25, элемента

26 эадержки, 5

I5

40 второй элемент задержки соединен выходом формирователя импульсов, вход которого подключен к выходу счетчика, счетный вход которого соединен с выходом первого элемента за-. держки и подключен к второму выходу блока определения длины серий.

Сумматор (фиг 3) может быть выполнен, например, в виде накапливающего сумматора 27, коммутатора 28, первого элемента 29 задержки, синхронного триггера 30, элемента И 31, второго элемента 32 задержки и источника 33 единичной логической константы.

Блок определения длины серий (фиг. 4) может быть выполнен, например, в виде синхронного триггера 34, элемента 35 ИСКЛЮЧАКЗЦЕЕ ИЛИ, элемента И-НЕ 36, одновибратора 37, элемен та 38 задержки, счетчика 39 формирователя 40 импульсов, элемента 41 задержки и элемента 42 запрета.

Устройство для определения интервалов стационарности дискретного случайного процесса работает следующимобразом.

Последовательность двоичио-кодированных сигналов (слов), характеризующих в соответствующие i-e моменты времени состояние дискретного случай" ного процесса x (i, Т), где Т - шаг дискретизации, с информационного входа 14 устройства поступает на вход блока I памяти и одновременно, на первый информационный вход второго сумматора 7. По сигналу "I вырабатываемому распределителем 11 на своем втором выходе 16 на каждый поступающий (на его управляющий вход 13) синхросигнал, производится запись соответствующего информационного двоично-кодированного слова

x(i Т) в блок 1 памяти (фиг. 2).

Одновременно посредством этого же сигнала "1", выставляемого блоком

11 на второй управляющий вход 16 второго сумматора 7 (т.е. на первый адресный вход коммутатора 28), произ

25

3 1198 водится суммирование поступившего двоично-кодированного числа x)i, Т) со значением второго слагаемого, хранимого в накапливающем сумматоре

27 (фиг, 3) и равного сумме м- х ((i-j )Т)

1о предццущих М 1 наблюдений, где

И - обьем скользящей выборки. В результате на выходе сумматора 7 выставляется значение скользящей суммы

М последних. наблюдений случайного ! м-! процесса 8; * K. х f(i-j)T), которое

1=.о задержанным посредством элемента 12 сигнапом "1" с второго выхода 16 распределителя l! записывается в регистр 9. В этом случае блок 10 20 масштабирования, осуществляя нормамч

° лнзацню числа S; = Л- х ((-j )Tj, вы-! о .ставляет на второй информационный выход 22 устройства и связанный с ним второй информационный вход блока

2 сравнения двончно-кодированное значение х,,, для последних М за-. регистрированных отсчетов исследуемого случайного процесса 30

1 х, . - — r. х((х-д)Т). ср. М ..о

В итоге в .еченне всей последующей фазы текущего вычислительного процесса на втором информационном входе блока 2 сравнения блоком 1О поддерживается двоично-кодированное значение х ., между тем как накапли 40

С 1Э вающий сумматор .27 (фиг, 3) сумматора 7 к началу этой фазы вычислительного процесса обнулен с помощью задержанного посредством элемента

29 сигнапа "1" с второго выхода 16 45 распределителя 11. Кроме того, этот же сигнал с выхода 16 распределителя

1l каждый pas обеспечивает установку триггера 30 сумматора 7 в нулевое состояние. 50

В течение следующей завершающей фазы вычислительного процессафаэы подсчета суммы квадратов длин серий - распределитель 11 вырабатыва" ет (генерирует) на первом своем вы- 55 ходе 15 цуг из М тактовых импульсов, поступающих на первый управляющий вход 15 блока l памяти и управляющий

540 4 вход блока.3 определения длины серий.

Под воздействием каждого из М тактовых импульсов счетчик 24 по модулю

М блока 1 памяти (фиг. 2), последовательно изменяя свои показания, обеспечивает выборку из элемента 23 памяти последовательности М двоичнокодированных отсчетов х )(i-j)Ò), О(j 6 (М-1} исследуемого случайного процесса. При этом выборка двоичнокодированных слов производится в строго определенном порядке убывания у адреса этих слов значения номера

j от (М-1) до О. Такая строгая вре-— менная упорядоченность обеспечивается благодаря тому, что при поступЛении очередного двоично-кодированного слова x(i, Т), j = О, оно под воздечст вием сигнала "!" с второго выхода !6 распределителя ll записывается в ту ячейку элемента 23 памяти, в которой было записано предшествующее на М шагов дискретизации значение x f(iM)T) исследуемого случайного процесса.

Тогда под в: здействием первого из

M тактовых импульсов, выработанных на первом выходе 15 распределителя

11, показания адресного счетчика увеличньаются на единицу и на выходе 19 элемента 23 памяти выставляется знач ние отсчета x ((i T!+1)TJ.

Выставленное значение отсчета случайного процесса поступает на первый вход блока 2 сравнения, который осу ществляет его сопоставление с постоянно присутствующим на втором входе блока 2 значением х определенным р согласно соотношению (1) ° Одновременно значение х f(i-М+ ) Т) поступает на второй информационный вход второго сумматора. Однако данное значение не передается в накапливающий сумматор

27 сумматора 7, поскольку триггером

30, установленным в нулевое состоя™ ние, блокируется пропускание первого тактового импульса "I" с выхода 15 распределителя 11 на выход элемента

И 3! сумматора 7 (фиг. 3). При этом триггер 30 по заднему фронту первого тактового импульса "1" т.е. при переходе этого сигнала из состояния

lI И ft It

1 в 0 устанавливается в состоя-. ние l",в котором он находится вплоть до окончания текущего вычислительного процесса.

Таким образом, в результате переключения триггера 30 в единичное со540

20 (1 K. х $(i-j ) Т)

) (2) 40 г

= Kq ° n

)) (3) S 1198 стояние все последующие (?1-1) тактовые импульсы с выхода 15 распределителя 11 транслируются элементом И 31 сумматора 7 на адресный вход коммутатора 28. Тем самым обеспечивается по мере выборки из блока 1 памяти всех последующих (М-1) отсчетов х ((i-j)T7, О и (и- 1), их последовательное суммирование накапливающим сумматором 27 сумматора 7. В ито- 10 ге по окончании выработки распределителем 11 указанного цуга из М тактовых импульсов, т.е. по окончании текущего вычислительного процесса, накапливающим сумматором 27 сумматора 15

7 подсчитывается сумма значений (М-1) последних отсчетов случайного процесса которая будет храниться в накапливающем сумматоре вплоть до начала следующего (i+1)-ro цикла определения интервалов стационарности дискретного случайного процесса по скользящей выборке, Одновременно вырабатываемые на 30 выходе 15 распределителя ll тактовые импульсы поступают на управляющий вход. блока 3 определения длины серий. Тем самым в такт с подачей с выхода блока 1 памяти на первый 35 информационный вход блока 2 сравнения последовательности х ((i-j )Т) зарегистрированных (О 6 j < ?1-1) отсчетов производится сопоставление каждого из них со значением х . Соответственно на информаср, ° ционный вход 20 блока 3 поступает сигнал "1" при х E(i-1)Т) > х и сигнал. "0" при x P(i-j )T) х.

Указанный сигнал с выхода блока 2

45 сравнения поступает на информационный вход синхронного триггера 34 блока 3 и одновременно на один из входов элемента 35 ИСКЛЮЧАЮЩЕЕ ИЛИ.

Элемент 35 производит сопоставление поступившего с выхода блока 2 логического сигнала с предыдущим результатом сравнения, выставленным на его другом входе с выхода триггера 34. В результате на вход элемента 55

И-НЕ 36 поступает сигнал "0", когда результат текущего сопоставления значения отсчета х ((-j)T) с медианным значением х, относится к той сР1 же категории, что и выставленный на выходе триггера 34 результат сопоставления с х,р, предыдущего отсчета

z f(i-j-1)Т1.Иными словами, если серия продолжается то в этом случае на выходе 17 блока 3 гасящий импульс не вырабатывается. Благодаря этому соответствующий тактовый импульс с управляющего входа 15 транслируясь блоком 3 через элемент 38 задержки на информационный выход 17 увеличивает показания счетчика 4 на единицу. При этом такой процесс после- . довательного увеличения показаний счетчика 4, т.е, подсчет длины q ( текущей серии, продолжается до тех пор, пока от блока 2 сравнения на информационный вход 20 блока 3 не поступит сигнал иной категории и соответственно элементом 35 ИСК?ПОЧАЮЩЕЕ ИЛИ не будет сформирован сигнал "1". В этом случае блок 3 сформирует на своем гасящем выходе 18 импульс "0". По переднему фронту этого импульса поступающего на управляющий вход (синхровход) сумматора

6, в последнем производится накапливающее суммирование цифрового кода, выставленного на его информационный вход блоком 5 постоянной памяти.

Таким образом, при каждой фиксации окончания текущей серии накапливаемый сумматором 6 цифровой код соответствует квадрату длины сериичисла q, выставленного счетчиком 4

1 на адресные входы блока 5 постоянной памяти.

По окончании i-го текущего вычислительного процесса в сумматоре 6 в соответствии с используемой критерием Рамачандрана - Ранганатана статистикой N для суммы квадратов длин серий накапливается цифровой код, равный величине где n — число серий длины q

При этом корректный подсчет статистики N в каждом i-м вычислитель1 ном цикле обеспечивается также тем, что с момента начала регистрации распределитель 1! разрешает работу (снимает запрет) лишь с поступлением

И-го отсчета исследуемого дискретного случайного процесса х fi, Т).

7 1

Связь распределителя 11 с блоком 3 может быть реализована путем подачи от распределителя Il иа, третий не показан) вход элемента И-HE 36 блокирующего уровня 0" в течение приема (с момента начала регистрации) первых (М-1) отсчетов процесса

Гв х (x„T), С помощью этого:же изна чальио блокирующего уровня "0" может быть обеспечена начальная уста новка счетчика 39 по модулю M блока 3 в отсчетное нулевое состояние. Тогда каждый раз по окончании скользящего цикла определения интервалов стационарности x(i, Т) по скользящей выборке сигнал переполнения с выхода счетчика 39 по модулю

И запускает по синхровходу формирователь 40 импульсов. Импульс "1", задержанный элементом 41 на время, необходимое для приема счетчиком 4 последнего информационного сигнала с выхода 17, поступает на вход ЗАПРЕТ элемента 42. В результате иа гасящем выходе 18 блока 3 каждый раэ формируется дополнительный импульс "0". По переднему фронту имИ It пульса 0 и производится в сумматоре 6 накопление цифрового кода блока 5 постоянной памяти, завершающее (в рассматриваемой ситуации ) подсчет по соотношению (3) статистики

И в текущем i-м цикле определения ийтервалов стационарности процесса

1". ,х Рр Т 1 по склльзЯщей выбоРке.

Накопленное в сумматоре 6 значе ние статистики N; сравнивается в

198540 8 блоке 8 с заданным критическим значением N< для суммы квадратов длин серий. При этом, если N; > И„, то при уровне значимости g = P{N > Nz)

5 для используемого критерия Рамачандраиа - Ранганатана на испытуемом объеме М скользящей выборки (М - четное число) делается вывод о нестационарности контролируемого дискретного случайного процесса на исследованном интервале его реапиэаций.

В этом случае блок 8 выдает на .первый информационный выход 21 устройства соответствующий сиг15 нал.

На этом вычислительный цикл по проверке стационарности контролируемого случайного процесса иа текущем

0 интервале егo реализации завершается.

Нри этом одновре ..енио с выработкой (по очередному синхросигналу на входе 13) распределителем 11 импульса

"1" на своем втором выходе 16 для

25 приема следующего отсчета кочтролируемого процессе x ji, t) оосредсгвом этого же импульса 1" производится обнуление сумматора. Тем самим, по рассмотренной алгоритмической схеме

30 начинается новый { +1)-й вычислительный цикл по проверке стационарности контролируемого дискретного случайного процесса на скользящем интервале его реализации, для которого предла гаемым устройством уже подготовлено (вычислено)соответствующее значение х ср. (+p) °

1198540

Составитель И. Мухин

Редактор И. Рыбченко Техред З.Палий Корректор М. Демчик

Заказ 7723/49 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москна, Ж-35, Раушская наб., д. 4/5

Филиал 1ШП "Патент", г. Ужгород, ул. Проектная, 4