Устройство для контроля электронных устройств

 

Изобретение относится к вычислительной технике и автоматике и может :быть использовано в системах автоматического контроля интегральных микросхем , а также блоков и устройств дискретного действия при их производстве и эксплуатации. Целью изобретения является повышение быстродействия устройства. Устройство позволяет на каящом наборе тестовой последовательности сократить число прерываний в : ЦВМ и затрат мшпинного времени на организацию процесса прерывания. Уст- . ройство для контроля электронных устройств содержит триггер со счетным входом, тактовьй генератор, коммутатор , распределитель импульсов, блок сравнения, сдвигающий регистр, счетчик и блок подготовки данных. 1 з.п. ф-лы, 5 ил. § (Л сд о ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11> (511 4 G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABT0PCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3803723/24-24 (22) 05,09.84 (46) 15.05.86, Бюл. Ф 18 (72) Е.М, Овчинников, В,В. Королев и А.И, Ситковский (53) 681.3(088.8) (56) Гуляев В.А., Макаров С.М., Новиков В.С. Диагностика вычислительных машин. Киев: Техника, 1981 1 с. 131-163.

Авторское свидетельство СССР

В 696464, кл. G 06 F ll/26, 1977. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЭЛЕКТ:РОННЫХ УСТРОЙСТВ (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано в системах автоматического контроля интегральных микросхем, а также блоков и устройств дискретного действия при их производстве и эксплуатации. Целью изобретения является повьппение быстродействия устройства. Устройство позволяет на каждом наборе тестовой последовательности сократить число прерываний в

ЦВМ и затрат машинного времени на организацию процесса прерывания. Устройство для контроля электронных устройств содержит триггер со счетным входом, тактовьп1 генератор, коммутатор, распределитель импульсов, блок сравнения, сдвигающий регистр, счетчик и блок подготовки данных. 1 э ° п, ф-лы, 5 ил.

1231505

Изобретение относится к вычислительной технике и автоматике и может быть использовано в системах автоматического контроля интегральных мик.росхем, а также блоков и устройств дискретного действия при их производстве и эксплуатации.

Цель изобретения — повышение быстродействия устройства.

На фиг. 1 представлена функциональная схема устройства для контроля электронных устройств; на фиг. 2 то же, распределителя импульсов; на фиг. 3 — то же, блока сравнения; на фиг. 4 — то же, блока подготовки данных; на фиг. 5 — временная диаграмма работы устройства.

Устройство для контроля электронных устройств (фиг. 1) содержит цифровую вычислительную машину (ЦВМ) !, :Ю триггер 2 со счетным входом, тактовый генератор 3, коммутатор 4, контролируемое устройство 5, распределитель импульсов (РИ) 6, блок 7 сравнения, сдвигающий регистр 8, счетчик

9, блок 10 подготовки данных, третий

11 и десятый 12 выходы РИ6, первый

13 и второй 14 выходы РИ6, четвертый

15, пятый 16, шестой !7, седьмой 18, восьмой 19 и девятый 20 выходы РИб, б выход 21 останова процесса контроля устройства, информационный выход 22 устройства, установочный вход 23 уст,ройства.

Распределитель 6 импульсов {фиг. 2) З5 содержит шестой 24, второй 25 и седьмой 26 элементы И соответственно, пятый элемент ИЛИ 27, второй счетный триггер 28, четвертый элемент И 29, второй элемент ИЛИ 30, первый элемент

И 31, первый 33, третий 34 и четвертый 34 элементы ИЛИ, третий 35 и первый 36 счетные триггеры соответственно, третий элемент И 37, счетчик 38, дешифратор 39, восьмой элемент И 40, шестой элемент ИЛИ 41, второй триггер 42, десятый 43, одиннадцатый 44, двенадцатый 45 и девятый 46 элементы И соответственно, первый триггер

47 и пятый элемент И 48, 53

Блок 7 сравнения (фиг, 3) соцержит регистр 49 и схему 50 равенства.

Блок.10 подготовки данных (фиг. 4) содержит первый регистр 51„ схему

52 сравнения, первый элемент И 53, первый элемент ИЛИ 54„ счетчик 55 ошибок, второй коммутатор 56, дешифратор 57, первый коммутатор 58, п регистров 59, селектор-мультиплексор

60, второй 6! и третий 62 элементы И и второй элемент ИЛИ 63, Зхоц тестовой последовательности и информационный выход устройства представляют собой и-разрядный код в соответствии с разрядностью выбранной ЦВМ.

Вход и выход объекта 5 контроля представляет собой код с числом разрядов меньше или равно и.

Выход счетчика 9 представляет собой 1 -разрядный код.

Коммутатор 4 может быть построен на 2п двухвходовых схемах И (по две схемы И на один разряд информационно го выхода ЦВМ) ° При этом сигнал на первом {BbE.1) и втором (ВЫХ,2) выходах коммутатора 4 соответственно составляет: В!!Х1 ИНФО ТГ2; ВЫХ2 ИНФз.

»ТГ2, где ИНФ1 — сигнал логического

"0" или "1" -I î разряда информационнога выхода ЦВМ; ТГ2, ТГ2 — соответственно прямой и инверсный выходные сигналы триггера 2.

Устройство работает следующим об- разом.

Перед началом работы сигналом, подаваемым по линии 23 связи, триггер 2, тактовый генератор 3, РИ6 и олок 10 подготовки данных устанавли- ваются в исходное (нулевое) состояние, На каждом наборе тестовой последовательности устройство последовательно выполняет три цикла. Временная диаграмма работы устройства для одного набора тестовой последовательности приведена на фиг. 5, При выполнении первого цикла ЦВМ1 выдает в объект 5 контроля по информационному каналу очередной набор тестовой последовательности. Выходной код контролируемого устройства 5 как реакция на поданный входной код записывается в регистр 49 блока 7 сравнения.

Первый цикл начинается по сигналу запуска с управляющего выхода ЦВМ, устанавливающего триггер 2 в ")" и запускающего тактовый генератор 3, Выходной сигнал триггера 2 является управляющим для коммутатора 4. С информационного выхода ЦВМ! на вход коммутатора 4 поступает очередной набор тестовой последовательности.

Сигналом "!" с выхода триггера 2 разрешается прохождение набора тестовой последовательности на вход объекта 5„

123

3 контроля. Выходной код контролируемого устройства 5 поступает на регистр

49 блока 7 сравнения.

Последовательность сигналов тактового генератора 3 через элемент И31 запускает счетчик 38. Сигнал с первого выхода дешифратора 39 участвует в формировании сигнала в линии ll связи, управляющего записью выходного кода контролируемого устройства

5 после окончания в нем переходных процессов в регистр 49, а также обнуляющего счетчик 38 и останавливающего тактовый генератор 3. На этом заканчивается первый цикл. !5

При выполнении второго цикла сравнивается эталонный код, выдаваемый

ЦВМ1, и выходной код контролируемого устройства 5. По результату сравнения формируется код, единица в любом из 20 разрядов которого говорит о несравКении для данного разряда кода объекта контроля и эталонного кода..Последовательно для каждого разряда со значением "1", начиная с младшего, 25 формируется код адреса этого разряда и записывается в блок подготовки данных. После окончания формирования блока данных для ЦВМ в нее выдается сигнал прерывания. 30

Второй цикл также начинается сигналом запуска с управляющего выхода

ЦВМ1, отстоящего по времени от первого сигнала запуска на время не менее

4Т, где Т вЂ” период повторения частотыз

35 тактового генератора 3. Через время меньше или равно Т после окончания сигнала запуска ЦВМ1 выдает с информационного выхода на коммутатор 4 эталонный код. Сигналом запуска устаи и

4О навливается в 0 триггер 2 и запус кается тактовый генератор 3.

При значении "0" выходного сигнала триггера 2 эталонный код через коммутатор поступает на схему 50 ра45 венства и сравнивается с выходным кодом контролируемого устройства 5, .поступающим на схему 50 равенства с выхода регистра 49. Тактовый генератор 3 вырабатывает 50 последовательность сигналов, запускающих счетчик 38, в результате чего дешифратор 39 выдает сигнал поочередно на каждом из своих выходов, Сигнал с первого выхода дешифратора 39 уча- 55 ствует в формировании сигнала в линии 13 связи, по которому код с выхода схемы 50 равенства переписывается

1505 ла и.

Сигнал с второго выхода дешифратора 39 имеет длительность, равную одному периоду повторения сигналов тактового генератора 3.

Сигнал с третьего выхода дешифратора 39 устанавливает в "!"- триггер

47, блокирующий запуск счетчика 38 ! через элеменF H 3! HG время выдачи последовательности и сигналов элементами И 43, 45, 44. После завершения вьдачи и сигналов с выхода счетчика 9 на элемент И 46 поступает К-разрядный единичный код, При этом сигналом с выхода элемента И 46 устанавливается в "1" триггер 36. Сигналом с его выхода устанавливаются в "0" триггеры

42, 47. При этом прекращается выдача сигналов с выхода элементов И 43, 45, 44 и снимается блокировка запуска счетчика 38. Очередным запускающим сигналом с выхода тактового генерато4 в сдвигающий регистр 8. Сигналом со второго выхода дешифратора 39 устанавливается в "1" триггер 42, разрешая формирование на выходе элементов

И43, 45, 44 сдвинутых одна относительно другой последовательностей и сигналов, где n — число разрядов выходного кода объекта S контроля.

Каждым сигналом в линии 17 связи с выхода элемента И45 при условии единичного выхода сдвигающего регистра 8 увеличивается на единицу состояние счетчик" 55, и на соответствующем выходе дешифратора 57 появляется единичный сигнал, управляющий выбором номера регистра 59 для записи в него выходного кода счетчика 9, являющегося кодом адреса неисправного разряда. Момент записи кода в регистр 59 определяется сигналом в .линии 16 связи с выхода элемента И 44, проходящего через элемент И 62 при условии единичного выхода сдвигающего регистра 8.

Каждый из. п регистров 59 содержит по К разрядов, где К для предельного случая, когда все выходы объекта контроля не совпадают с эталонным кодом, выбирается из условия

К -1оар. где K — число разрядов кода; выдаваемого по информационному каналу ЦВМ.

Поскольку случай полного несовпадения разрядов маловероятен, на практике число регистров 59 может быть уменьшено на 40-SO# относительно чис505

5 1231 ра 3 снимается сигнал с третьего выхода дешифратора 39, При этом в счетчик 55 записано число всех разрядов выходного кода блока 7 сравнения, имеющих значение "1", 5

Сигналом с четвертого выхода дешифратора 39 через элементы ИЛИ 41, 63 состояние счетчика 55 увеличивается на единицу.

Сигналом с пятого выхода дешифра- 10 тора 39 код счетчика 55 переписывается в регистр 51 и в ЦВМ1 выдается сигнал прерывания.

Сигналом с шестого выхода дешифратора 39 счетчик 55 через элемент ИЛИ 15

54 устанавливается в "О". На этом заканчивается второй цикл.

При выполнении .третьего цикла сформированные данные в виде набора кода адресов неисправных разрядов по 20 информационному каналу выдаются н

ЦВМ1, затем в систему прерывания

ЦВМ1 выдается сигнал останова процесса, свидетельствующий об окончании обмена с ЦВМ1 по данному текущему 5 набору тестовой последовательности, После этого ЦВМ1 или анализирует результаты или переходит к следующему набору тестовой последовательности. ЗО

Третий цикл начинается сигналом с седьмого выхода дешифратора 39, Этим сигналом блокируется запуск счетчика

38 и разрешается прохождение на запуск счетчика 55 сигналов тактового

35 генератора 3 :через элементы И 48, ИЛИ 41, 63. В соответствии с кодом счетчика 55 селектор-мультиплексор пропускает н линию 22 связи код одного из регистров 59. При совпадении кодов счетчика 55 и регистра 51 срабатывает схема 52 сравнения и сигналом с выхода элемента И 53 обнуляется через элемент ИЛИ 54 счетчик 55, 45 обнуляются: тактовый генератор 3 и

РИ6, а на второй вход прерывания

ЦВМ1 выдается сигнал об окончании процесса.

Ф о р и у л а изобретения

Устройство для контроля электронйых устройств, содержащее тактовый генератор, распределитель импульсов, блок сравнения, сдвигающий регистр, счетчик, причем первый выход распределителя импульсов соединен с входом приема сднигающего регистра, второй выход распределителя импульсов — с входомсдвига сдвигающегорегистра и со счетнымвходом счетчика, вход запуска устройства соединен с входом запуска тактового генератора, выход которого соединен с тактовым входом распрецелителя импульсов, первый информацоинный вход блока сравнения подключен к информационному выходу контролируемого устройства, третий выход распределителя импульсов соединен с управляющим входом блока сравнения, выход которого соединен с информационным входом сдвигающего регистра,, о т л и ч а ю щ е е с я тем,, что, с целью повьппения быстродействия устройства, н него введены

Т-триггер, коммутатор и блок подготовки данных, причем вход запуска устройства соединен со счетным входом Т-триггера, установочный вход устройства соединен с входом сброса

Т-триггера, установочным входом тактового генератора и с первыми установочными входами распределителя импульсов и блока подготовки данных, выход Т-триггера соединен с разрешающим входом распределителя импульсов и с управляющим входом коммутатора, информационный вход которого является входом тестовой последовательности устройства, первый и второй информационные выходы коммутатора соединены соответственно с информационным входом контролируемого устройства и вторым информационным входом блока сравнения, третий выход распределителя импульсов соединен с.первым входом останона тактового генератора, четвертый выход распределителя импульсов — с входом сброса счетчика, выход которого соединен с входом кода адреса неисправного разряда блока подготовки данных и с входом единичного кода распределителя импульсов, пятый, шестой, седьмой, восьмой и девятый выходы распределителя импульсон соединены соответственно с первым раз,решающим, вторым разрешающим, счетным, вторым установочным и третьим разрешающим входами блока под готовки данных, выход сднигающего регистра соединен с входом ошибки в разрядах блока подготовки данных, выход останоза блока подготовки данных соединен с вторым установочным входом распределителя импульсов„ вторым входом сстанона тактового генератора и является выходом останона процесса

123!505

20

50

55 контроля устройства, информационный выход блока подготовки данных является информационным выходом устройства, десятый выход распределителя н, пульсов соединен с четвертым раз!.-;:ыающим, входом блока подготовки данных и с выходом сигнала прерывания устройства, причем блок подготовки данных содержит схему сравнения, счетчик ошибок, дешифратор, два коммутатора, селектор-мультиплексор, и+! регистров, где и-разрядность кода тестовой последовательности, три элемента И и два элемента ИЛИ, причем вход приема первого регистра является четвертым разрешающим входом блока подготовки данных, выход первого регистра соединен с первым входом схемы сравнения, выход которой соединен с первым входом первого элемента И, выход которого соединен с первым входом йервого элемента ИЛИ и является выходом останова блока подготовки данных,. второй и третий входы первого элемента ИЛИ.являются соответственно первым, и вторым установочными входами блока подготовки данных, выход первого элемента ИЛИ соединен с входом сброса счетчика ошибок, счетный вход котороro соединен с выходом второго элемента ИЛИ, первый вход которого является счетным входом блока подготовки данных, а второй вход соединен с выходом второго элемента И, первый вход которого является вторым разрешающим входом блока подготовки данных, вход ошибки в разрядах блока подготовки данных подключен к второму входу второго элемента И и к первому входу третьего элемента И, второй вход которого является первым разрешающим входом блока подготовки данных, выход третьего элемента И соединен с управляющим входом первого коммутатора, выход счетчика ошибок соединен с информационным входом первого регистра,с вторым входом схемы сравнения, с информационными входами второго коммутатора и дешифратора, и выходов дешифратора соединены с группой информационных входов первого коммутатора, третий разрешающий вход блока подготовки данных подключен к управляющему входу второго коммутатора и к второму входу первого элемента И, выход второго коммутатора соединен с управляющим входом селектора-мультиплексора, группа ннформационнхы входов которого соединена с выходами второго — (и+1)-го регистров, первый — и-й выходы первого коммутатора соединены соответственно с входами приема второго — (и+1)-го регистров, информационные входы которых образуют вход кода адреса неисправного разряда блока подготовки данных, выход селектора-мультиплексора является ин1О,формационным выходом блока подготовки данных.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что распределитель импульсов содержит счетчик, дешифратор, три Т-триггера, два триггера, шесть элементов ИЛИ и двенадцать элементов И, причем первый и второй входы первого элемента ИЛИ являются соответственно первым и вторым установочными входами распределителя импульсов, выход первого элемента ИЛИ соединен с первым входом второго элемента ИЛИ, установочными входами первого, второго и третьего Т-триггеров, первыми входами третьего и четвертого элементов ИЛИ и является четвертым выходом распределителя импульсов, тактовый вход распределителя импульсов подключен к прямому входу первого элемента И, к первому прямому входу второго элемента И и к первым входам третьего, четвертого и пятого элементов И, выход четвертого элемента И является третьим выходом распределителя импульсов и соединен с первым входом пятого элемента ИЛИ, вторым входом второго элемента ИЛИ и первым инверсным входом первого элемента И, выход которого соединен со счетным входом счетчика, вход сброса которого соединен с выходом второго элемента ИЛИ, а группа выходов счетчика соединена с группой входов дешифратора, первый выход которого соединен с первым входом шестого элемента И и с вторым прямым входом второго элемента И, второй, третий и четвертый выходы дешифратора соединены соответственно с первым входом седьмого элемента И, с прямым входом восьмого элемента И и с первым входом шестого элемента ИЛИ, пятый и шестой выходы дешифратора являются соответственно десятым и восьмым выходами распределителя импульсов, седьмой выход дешифратора соединен с вторым инверсным входом первого элемента И, вторым входом пятого элемен9 12 та И и является девятым выходом распределителя импульсов, выход пятого элемента И соединен с вторым входом шестого элемента ИЛИ, выход которого является седьмым выходом распределителя импульсов, первый вход девятого элемента И является входом единичного кода распределителя импульсов, выход девятого элемента И соединен со счетным входом первого Т-триггера, выход которого соединен с вторыми входами третьего и четвертого элементов ИЛИ и инверсным входом восьмого элемента И, выход которого соединен с 8-входом первого триггера, В-вход которого соединен с выходом четвертого элемента ИЛИ, а выход первого триггера соединен с третьим инверсным входом первого элемента И, вход раэрешения распределителя импульсов подключен к второму входу шестого элемента И и к инверсным входам второго и седьмого элементов И, выход шестого элемента И соединен с вторым вхо- дом пятого элемента ИЛИ, выход которого соединен со счетным входом второго Т-триггера, выход которого

31505 соединен с вторым входом четвертого элемента И, выход второго элемента И является первым выходом распределителя импульсов, выход седьмого элемента

И соединен с Я-входом второго триггера, R-вход которого соединен с выходом третьего элемента ИЛИ, выход второго триггера соединен с прямым входом десятого элемента И и с вторым

1О входом третьего элемента И, выход которого соединен с первым инверсным входом десятого элемента И, первым входом одиннадцатого элемента И, прямым входом двенадцатого элемента

И и счетным входом третьего Т-триггера, выход которого соединен с вторым инверсным входом десятого элемента И, вторым входом одиннадцатого элемента

И и инверсным входом двенадцатого щ элемента И, выходы десятого, одиннадцатого и двенадцатого элементов И являются соответственно вторым пятым и шестым выходами pacnpel. делителя импульсов, выход одиннадyg цатого элемента И соединен с вторим входом девятого элемента И.

l231505

Фиг 4

Зепусе

8aor 7"/ 3 Ьп У уЯ

Дым ФИ

ЛС 17 лспо Ь/м Ь 4Z

ЛС 14

ЛС rr ллем

Aer fg47

Пее С» У

9вх Та Я

JTc l2 бои И О

ЛС?Я все

Составитель Д. Ванюхин

Редактор А. Гулько Техред И.Гайдош Корректор А. Обручар

Заказ 2652/52 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб, д . 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4