Устройство для умножения в дополнительном коде

 

Изобретение относится к области вычислительной техники и предназначено для применения в цифровой фильтрации . Изобретение позволяет повысить быстродействие устройства и уменьшить количество затрачнваемог о оборудования за счет исключевсия из 5(5+1) 2 полной матрицы элементов И ()S элементов И, сумматоров, участвующих в вычислении произведения младших разрядов. Освободившиеся входы переносов сумматоров 5-й строки 1-го столбца, (5-1)-й строки 11-го столбца, ., 2-й строки (S-l)-ro столбца соединены с шиной логического нуля устройства, а вход переноса сумматора 1-й строки : (п-2)-го столбца соединен с шиной логической единицы. 1 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU(i11

0 А1 (5!) 4 С F /52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

У.

ОПИСАНИЕ ИЗОБРЕТЕНИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3708223/24-24 (22) 01.03.84 (46) 30.05.86. Бюл. № 20 (72) Б.И. Соловьев (53) 681.325(088.8) (56) Авторское свидетельство СССР

¹ 1024906, кл. G 06 F 7/49, 1983.

Авторское свидетельство СССР

¹ 942003, кл. С 06 F 7/52, 1982.

Авторское свидетельство СССР

¹ 999044, кл. G 06 F 7/52, 1983.

Авторское свидетельство СССР № 1037247, кл. G 06 F 7/52, 1983. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ В ДОПОЛНИТЕЛЬНОМ КОДЕ (57) Изобретение относится к области вычислительной техники и предназначено для применения в цифровой фильтрации ° Изобретение позволяет повысить быстродействие устройства и уменьшить количество затрачиваемого оборудования за счет исключения из

Б (3+1) полной матрицы элементов И— (S-1)S

2 элементов И, сумматоров, участвующих в вычислении произведения младших разрядов. Освободившиеся входы переносов ° сумматоров S-й строки 1-го столбца, (S-1)-й строки

II-го столбца, ..., 2-й строки ($-1)-ro столбца соединены с шиной логического нуля устройства, а вход переноса сумматора 1-й строки: (п-2)-го столбца соединен с шиной логической единицы. 1 ил.

9 12348

Изобретение относится к вычислительной технике и может быть использовано для обработки цифровых сигналов в реальном времени, в том числе для построения цифровых фильтров и цифровых систем автоматического регулирования.

Цель изобретения — сокращение объема оборудования устройства при точности результата до m-го разряда. 10

В процессе умножения двух чисел в дополнительном коде получается округленный результат с числом разрядов не менее максимального числа разрядов сомножителей (m). 15

Произведение при округлении до m разрядов (m и и — число разрядов первого и второго сомножителей соответственно, m>n) вычисляется по формуле 20

30 о

Устройство для умножения в дополнительном коде, содержащее матрицу сумматоров и матрицу элементов И, первую группу из п элементов И-НЕ, вторую группу из m элементов И-НЕ (n и m — число информационных разрядов пергого и второго сомножителей соответственно.), при этом первые входы элементов И каждой строки матрицы соединены с входом соответствующего разряда первого операнда устройства., вторые входы элементов И каждого столбца матрицы соединены с входом соответствующего разряда второго операнда устройства, первые входы элементов И-HF. первой группы соединены со значащими разрядами первого операнда устройства, вторые входы — со знаковым разрядом второго операнда (Л Wl х =х„ ч,1,:1 с; ;- 2.(п" и-11 2-(л«)

5 х „+ + (-о 1=о

Гй и

+, — 2 хпЧм 2 х +2

m n-x

V где х„у — частичные произведения, суммируемые с определенными весами.

Число S находится из условия, чтобы при округлении результата произведения до m старших разрядов (m>n) погрешность вычисления не превышала половины единицы младшего разряда округленного результата произведения (Pn ZI - — (m4 И.1 ) -(У l)

2 (i+1)2 с 2 где 2 — вес младшего разряда округленного результата произведения.

Количество вычислительных операций сокращается на число, соответствующее члену, определяемому числом S при заданных значениях m и п, -(m+и -t)

2 х„у

<=p L=0 который заменяется на константу

2 <&&" )

При этом сокращается число вычисляемых частичных произведений на

s(s+1) — — операций суммирования на

30 2 (S-1) S

Устройство содержит матрицу из

s(s+1) 1

m n — 2 ) элементов И, две группы из и и m элементов И-НЕ, мат(s-1) st рицу из n(m+1)- - — — — -J сумматоров.

На чертеже приведена схема устройства.

Устройство содержит элементы

И 1-9, первую группу 10 элементов

И-НЕ 11 14, вторую группу 15 элементов И-НЕ 16-18, сумматоры 19 — 33.

Устройство работает следующим образом.

Сомножители в виде сигналов параллельного кода поступают на входы

xä х„ ° ° ° x.h H уо у„1 ° ° °, у элементов 1 — 10 и элементов И-НЕ

11-14, 16-18 (п, m — количество разрядов соответственно первого и второго сомножителей). С выхода элементов И сигналы логических произведений х„ „ P, а с выходов элементов

И-НЕ сигналы логических произведений х „ у,„ и х„у,„ поступают на входы сумматоров. При сложении сигна- лов по вертикальным столбцам на выходах Р„, Р„,, образуются сигналы, являющиеся двоичным кодом произведения в дойолнительном коде. Выходы переносов сумматоров 29, 32 и 33 не используются. Цифра знакового разряда, произведения определяется как сумма по модулю два цифрознаковых разрядов сомножителей на сумматоре 33.

Формула изобретения

1234

830

Составитель О. Маркелова

Техред М.Ходанич Корректор Г. Решетник

Редактор Е. Копча

Заказ 2986/51 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 устройства, первые входы элементов

И-НЕ второй группы соединены со значащими разрядами второго операнда устройства, а вторые входы — со знаковым разрядом первого операнда устройства, выходы элементов И-НЕ первой группы соединены с входами первого слагаемого сумматоров (m-1)-й строки матрицы, выходы элементов И-HE второй группы соединены с входами второ- 10 го слагаемого сумматоров первого столбца матрицы, выходы элементов И

f-го столбца (1=2, ..., т-1) матрицы соединены соответственно с входами первого слагаемого сумматоров (f-1)-й 15 строки матрицы, выходы j-x элементов И (j=2, ..., и-1) первого столбца матрицы соединены с входами второго слагаемого сумматоров, 1-х столбцов первой строки, входы переноса . 20 сумматоров m-ro и и-го столбцов первой строки матрицы соединены с шиной логической единицы устройства, выходы переноса сумматоров (тп+1)-й строки матрицы соединены соответственно с входами переноса последующих сумматоров той же строки, входы переноса первого сумматора (m+1) é строки матрицы соединены с шиной логичес— кого нуля устройства, знаковые раз— ряды первого и второго сомножителей устройства соединены с входами и-го сумматора (ш+ 1) -й строки матрицы, вход переноса которого соединен с шиной логического нуля устройства, каждая i-я строка матрицы элементов И содержит (m-S+k-1) элементов И, где при i=0,1,...,S и k=S при i=S+1, и-1 (S — величина, определяемая получением необходимой точности вы— числения S — i+1