Устройство для сопряжения управляющего вычислительного комплекса с внешними устройствами

 

Изобретение относится к вычислительной технике и может применяться при построении вычислительных систем, в частности для управления коммутацией электронных телеграфных станциях. Основной задачей устройства является повышение быстродействия при обмене информацией между управляющим вычислительным комплексом и внешними устройствами за счет одновременного обслуживания нескольких внешних устройств. Устройство содержит блок управления, коммутатор, буферную память и блок формирования сигнала прерьтания. 2 нп.

ССЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ БЛИН (so 4 С 06 F 13/24

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

Г, („;, .: (21) 3871566/24-24 (22) 03.01.85 (46) 07. 10.86. Бюл. У 37 (») Рижское ордена Ленина производственное объединение ВЗФ им.В.И.Ленина (72) Л.А.Иурииеце, Я.Я.Огст, С.Я.Оэолиня и Т.Э.Козловска (53) 681.325 (088.8} (56) Авторское свидетельство СССР

Н 864276, кл. G 06 F 3/04, 1979.

Авторское свидетельство СССР

У 758123, кл. G 06 F 3/04, 1978. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ УП РАВЛЯЮЩЕГО ВЬИИСЛИТЕЛЬНОГО КОМПЛЕКСА (УВК) С ВНЕШНИМИ УСТРОЙСТВАМИ

ÄÄSUÄÄ 1262514 А1 (57) Изобретение относится к вычислительной технике и может применяться при построении вычислительных систем, в частности для управления коммутацией электронных телеграфных станциях. Основной задачей устройства является повышение быстродействия при обмене информацией между управляющим вычислительным комплексом и внешними устройствами эа счет одновременного обслуживания нескольких внешних устройств. Устройство содержит блок управления, коммутатор, буферную память и блок формирования сигнала прерывания.

2 ил.

1 12

Изобретени - относится к вычислительной технике и может применяться при построении вычислительных систем и, в частности, для управления коммута»»ией в .электронных телеграфных станциях.

Целью изобретения является увеличение быстродействия при обмене информацией между управляющим вычислительным комплексом и внешними устройствами путем одновременного обслуживания нескольких внешних устройств.

На фиг.1 представлена структурная схема устройства; на фиг.2 — схема блока управления.

Устройство содержит управляющий вычислительный комплекс (УВК) 1, блок 2 управления, коммутатор 3, блок 4 формирования сигнала прерывания, буферную память (БП) 5, внешнее устройство !)3Y) 6. Блок 4 включает элемент ИЛИ 7 и регистр 8.

Блок 2 управления содержит дешифратор 9 адреса, дешифратор 10 команд., счетчик )1, генератор )2 импульсов, дешифратор 13 адреса внешнего устройства, дешифратор )4 сигналов управления, дешифратор 15 синхроимпульсов, регистр 16 команд, элемент И 17.

Блок 2 управления предназначен для формирования сигналов управления, определяющих передачу информации из коммутатора в УВК 1; выставления сигналов требования в ВУ 6; определения конца обмена информацией и формирования сигнала сброса при этом для блока 4.

Коммутатор 3 предназначен для переключения потоков информации от блока 4 или от БП 5 в УВК 1.

Блок 4 формирования сигнала прерывания предназначен для формирования сигнала прерывания и выставления его на шину прерывания в УВК I u одновременного формирования сигнала Запрет чтения", передаваемого в

W 5, а также для формирования управляющего слова обмена, выдаваемого в коммутатор 3 при поступлении от БП 5 сигнала "Требование БП" кодов адреса ВУ 6 и вида обслуживания, необходимого BY .6.

БП 5 предназначена для обслуживания требований от БУ 6.

Работа блока 2 управления происходит следующим образом.

62514 1

45 формируется сигнал установки, передаваемьп» в блок 4 формирования сигнала прерывания.

Устройство работает следующим образом.

Исходным состоянием устройства является состояние после включения питания или после завершения обмена информацией между устройством и УВК

1, а также в режиме ожидания при

55 отсутствии в БП 5 очередного сообщения, когда в цепях внешних связей с УВК ) и BY 6 отсутствуют сигналы.

При необходимости связи с УВК 1

BY 6 по информационному входу выдает

По входу блока 2 управления из

УВК 1 одновременно поступают адрес устройства сопряжения, адрес внешнего устройства (при обмене информацией в .направлении УВК ) — ВУ 6), сигналы управления.

Адрес устройства сопряжения деши<Ьрируется в дешифраторе 9, на выходе которого появляется сигнал пуска для счетчика 11. На счетный вход счетчика II поступают тактовые импульсы от генератора 12 импульсов. Определенные соотояния счетчика I! дешифрируются дешифратором !

5 сипхроимпульсов, осуществляя таким образом распределение во времени работы блока 2 управления.

Адрес BY поступает на дешифратор 13, а сигналы управления — на дешифратор )4 сигналов управления и де»пифратор )0 команд.

Деп»ифратор 14 сигналов управления на. определенном шаге дешифратора )5 си»»хроим»тульсов вырабатыв ает сигнал управления для дешифратора )3 адреса ВУ. На выходе дешифратора )3 появляется. сигнал требования, передаваемьп» в соответствующее поступившему адресу BY 6.

Совокупность сигналов управления, образующих команду от УВК дешифрируется в дешифраторе 0 команд. Дешифрированная команда на определенном шаге дешифратора 15 синхроимпульсов записывается в регистр 16 команд. Соответствующие команде сигналы с выхода регистра 16 команд одновременно передаются на входы элемента И !7 и коммутатор 3 °

На определенном шаге дешифратора 15 синхроимпульсов (в конце обмена УВК 1 — устройство сопряжения) на входах элемента И 17 происходит совпадение сигналов и на выходе

3 1 в устройство сигнал требования на обслуживание и одновременно информацию о виде обслуживания и данные.

БП 5 осуществляет выбор одного из поступивших требований от BY 6 и обслуживание этого требования кодирование адреса данного BY 6, запись кода адреса и кода . нида обслуживания, а также информации от

BY 6 в накопитель. После окончания цикла записи и при отсутствии на входе запрета БП 5 сигнала "Запрет чтения" осуществляется цикл чтения и формируется сигнал "Требование БП".

Сигнал "Требование БП" и считанный код адреса BY 6 и код вида обслуживания с первого информационного выхода БП 5 поступают в блок 4 форми» рования сигнала прерывания и записываются в регистре 8.

В блоке 4 на выходе элемента

ИЛИ 7 формируется сигнал прерывания, выдаваемый на шину прерывания в

УВК 1, одновременно формируется сигнал "Запрет чтения", поступающий на .

*вход запрета БП 5. На выходе регистра 8 блока 4 формируется управляю= щее слово обмена, содержащее код адреса BY 6 и код вида обслуживания, необходимого ВУ 6, и передается на первую группу информационных входов коммутатора 3.

На вторую группу информационных входов коммутатора 3 поступает информация, считанная с БП 5.

УВК 1, приняв сигнал прерывания, переходит на программу обслуживания.

Управляющее слово обмена с выхода регистра.8 блока 4 и считанная с второй группы информационных выходов

БП 5 информация через коммутатор 3 передается в УВК 1 по магистрали обмена информацией, причем сигналы управления передачей для коммутатора 3 формируются в блоке 2 управления по командам, поступающим с информационного выхода УВК 1.

После завершения цикла чтения в

БП 5, параллельно передаче информации с выхода коммутатора в УВК 1, происходит выбор и обслуживание требования от другого BY 6.

По окончании передачи информации из устройства в УВК l в блоке 2 управления формируется сигнал установки в исходное состояние блока 4, после чего с входа прерывания

УВК 1 снимается сигнал прерывания

262514 4

15

55 и с входа запрета БП 5 — сигнал

"Запрет чтения". Таким образом, соз" даются необходимые условия для обслуживания следующего БУ 6, требование и информация от которого накоплена в БП 5.

Передача информации от УВК в

ВУ 6 происходит по магистрали обмена информацией и сопровождается сигналом требования к данному ВУ 6, сформированным в блоке 2 управления по команде от УВК 1.

Параллельно передаче инфбрмации от УВК 1 данному ВУ 6 происходит обслуживание требований от других

BY 6. формула изобретения

Устройство для сопряжения управляющего вычислительного комплекса (УВК) с внешними устройствами, содержащее буферную память и блок форми рования сигнала прерывания, состоящий из регистра и элемента ИЛИ, причем информационный вход буферной памяти подключен к информационному выходу внешнего устройства, выход элемента ИЛИ блока формирования сигнала прерывания соединен с нходом запрета чтения буферной памяти и . подключен к входу прерывания УВК, при этом первая группа информацион ных выходов буферной памяти соедине на с группой информационных входов регистра блока формирования сигнала прерывания, о т л и ч а ю щ е е— с я тем, что, с. целью увеличения быстродействия, в него введены коммутатор и блок управления, содержащий дешифратор адреса внешнего устройства, дешифратор сигналов управления, дешифратор адреса, дешифратор команд, генератор импульсов, счетчик, дешифратор синхроимпульсов, регистр команд, элемент И, причем информационные входы дешифратора адреса внешнего устройства, дешифратора сигналов управления; дешифратора адреса и дешифратора команд блока управления подключены к информационному выходу УВК, выход дешифратора адреса внешнего устройства блока управления подключен к входу выборки внешнего устройства, выход коммутатора подключен к информационному входу УВК, при этом выход

S l2 элемента И блока управления соединен с входом установки регистра блока формирования сигнала прерывания, группа информационных выходов которого, соединена с группой входов элемента ИЛИ блока формирования сигнала прерывания и первой группой информационных входов коммутатора, вторая группа информационных входов которого соединена с второй группой информационных выходов буферной памяти, управляющий вход коммутатора соединен с первым выходом регистра команд блока управления, при этом в блоке управления стробирукщий вход дешифратора адреса внешнего устройства соединен с выходом

62514 6 дешифратора сигналов управления, стробирующий вход которого соединен с первым выходом дешифратора синхроимпульсов, второй выход которого соединен с первым входом элемента И, второй вход которого соединен с вторым выходом регистра команд, вход, записи которого соединен с третьим выходом дешифратора синхроимпульсов, О информационный вход которого соединен с выходом счетчика, вход эапуска которого соединен с выходом дешиф ратора адреса, выход генератора импульсов соединен со счетным входом счетчика, выход дешифратора команд соединен с информационным входом регистра команд, 1262514

Составитель С.Пестмал

Редактор В.Данко Техред И.Попович Корректор А.Зимокосов

Заказ 5430/48 Тираж 671. Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Ужгород, ул. Проектная, 4