Устройство для тактовой синхронизации

 

Изобретение относится к технике связи. Цель изобретения - упрощение устр-ва путем исключения 2-х блоков памяти, 2-х квадраторов, 3-х сумматоров , инвертора, 2-х блоков определения знака, зл-та И. Устр-во содержит перемножители 1 и 2, переключатели 3 и 4, четыре интегратора 5-8, Jблoки 9 и 10 памяти, четыре квадрато

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (g > 4 Н 04 L 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3813496/24 — 09 (22) 15. 11.84 (46) 23.04.87. Бюл Ф 15 (72) В.С.Савватеев, В.А.Леонтьев, А.К.Мусулманкулова и Т.М.Никифорова (53) 62 1.394.662 (088.8) (56) Заездный А.N., Окунев Ю.Б., Рахович Д.N. Фазоразностная модуляция. М.: Связь, 1967, с.267,рис.6.10.

Авторское свидетельство СССР

1107315, кл. Н 04 L 7/02, 1983.

„„SU„„1305885 А 1 (54) УСТРОЙСТВО 71ЛЯ ТАКТОВОЙ СИНХРОШ,—

ЗАЦИИ (57) Изобретение относится к технике связи. Цель изобретения — упрощение устр-ва путем исключения 2-х блоков памяти, 2-х квадраторов, 3-х сумматоров, инвертора, 2-х блоков определения знака, эл-та И. Устр-во содержит перемножители 1 и 2, переключатели 3 и 4, четыре интегратора 5-8, блоки 9 и 10 памяти, четыре квадрато1305885

А2 =X2 +72

0, А ра 11-14, три сумматора 15-17, инвертор 18, блок 19 определения знака, блоки 20 и 21 совпадения знаков, эл-т 3 ИЛИ 22, г-р 23 тактовых импуль1

Изобретение относится к технике связи и может быть использовано для синхронизации передаваемой дискретной информации по дискретным каналам.

Цель изобретения — упрощение устройства путем исключения двух блоков памяти, двух квадраторов, трех сумматоров, инвертора,двух блоков определения знака и элемента И.

На чертеже изображена схема пред- 1О лагаемого устройства.

Устройство для тактовой синхронизации содержит первый 1 и второй 2 перемножители, первый 3 и второй 4, переключатели, первый 5, второи 6, 15 третий 7 и четвертый 8 интеграторы, первый 9 и второй 10 блоки памяти, первый 11, второй 12, третий 1.3 и четвертый 14 квадраторы, первый 15,второй 16 и. третий 17 сумматоры, инвертор 18, блок 19 определения знака, первый 20 и второй 21 блоки совпадения знаков, элемент ЗИЛИ 22, генератор

23 тактовых импульсов, блок 24 добавления и вычитания импульсов, делитель

25 частоты, дешифратор 26 и генератор

27 гармонического колебания, Устройство для тактовой синхронизации работает следующим образом.

I 30

Сигнал подается на первые входы (информационные) первого I и второго 2 перемножителей, на вторые входы кото-. рых поступают соответственно синфазный и квадратурный гармонические сигналы с выходов генератора 27 гармонических колебаний. Полученные та ким образом на выходах первого 1 и второго 2 перемножителей сигналы поступают на сигнальные входы первого 3 и второго 4 переключетелей, которые по тактовым сигналам с дешифратора 26 коммутируют их на второй 6 и четвертый 8 или на первый 5 и третий 7 интеграторы соответственно. При чем, коммутация на второй 6 и четвер- !5 сов, блок 24 добавления и вычитания импульсов, делитель 25 частоты, дешифратор 26, г-р 27 гармонического колебания. 1 ил.

2 тый 8 интеграторы осуществляется во время первой половины посылки, т.е. от 0 до Т /2, а на первый 5 и третий

Ь

7 интеграторы — во время второй половины посылки, т.е. от Т„! до Т„.

Сброс напряжения, накопленного интеграторами, осуществляется также тактовыми сигналами с дешифратора 26. При этом накопленные значения напряжения перед моментом сброса на выходах второго 6 и четвертого 8 интеграторов соответствуют проекциям первой полонины посылки на координатные оси:

Ть !2

Х = S, S(t) sinv3 t dt, Y = S S(t) cos <аг. с1, На выходах первого 5 и третьего 7 интеграторов напряжения соответствуют проекциям второй полонины посылки на координатные оси

Ть

Х6 S Ä!, S(t) sin t.

Ys= S, S(t) cosv t dt, Сигналы с выходов второго 6 и четвертого 8 интеграторов задерживаются на t = Ты2 в первом 9 и втором 10 блоках памяти, и в момент t = Т одновременно с сигналами с выходов первого 5 и третьего 7 интеграторов поступают на входы квадраторов 12, 14, 11 и 13 соответственно. После возведения этих сигналов в квадрат первым 15 и вторым 16 сумматорами формируются сигналы, пропорциональные квадратам модулей векторов половин посылок, на выходе первого сумматора 15 сигнал соответствует

82 Хг + У2 в в и на выходе второго сумматора 16

Сигнал с выхода первого сумматора 15 инвертируется инвертором 18

1305885 и на выходе третьего сумматора 17 образуется сигнал рассогласования, определяемый как разность квадратов векторов половин посылки

R = A> — В2

Знак полученного рассогласования характеризует направление подстрой,ки, он анализируется в момент окончания посылки блокам 19 определения 10 знака. Сигнал, соответствующий тому или иному знаку рассогласования, поступает через элемент ЗИЛИ 22 на второй вход блока 24 добавления и вычитания импульсов, при этом из пос- ледовательности импульсов генератора 23 тактовых импульсов, поступающих на первый вход блока добавления и вычитания импульсов, вычтется: один импульс или в нее добавится один импульс, в зависимости от сигнала рассогласования. При этом на выходах делителя 25 частоты возникает комбинация, соответствующая смещению границ интегрирования, которая дешифрируется дешифратором 26, на соответствующих выходах которого изменяется время формирования тактовых л импульсов.

Если же система находится в сос30 тоянии ложного синхронизма, то на выходе блока 19 определения знака не вырабатывается сигнал рассогласования. В этом случае, сигналы пропорциональные проекциям модулей половин посылок Х, У „, Х, Y, поступающие в на первый 20 и второй 21 блоки совпадения знаков, на выходах хотя бы одного из блоков не совпадут по знаку,несовпадение также может произойти и на входах обоих блоков 20 и 21 совпадения знака одновременно. При этом на выходе одного из блоков 20 и 21 совпадения знаков или на выходах обоих блоков одновременно сформирует45 ся единичный импульс, который пройдет через элемент ЗИЛИ 22 на второй вход блока добавления и вычитания импульсов, вызывая подстройку, нап-. ример, добавлением импульса, выводя тем самым систему из состояния "ложного синхронизма

Формула изобретения

Устройство для тактовой синхронизации, содержащее два перемножителя, первые входы которых объединены и являются информационным входом устройства, а вторые входы подключены соответственно к квадратурным выходам генератора гармонического колебания, а также первый, второй, третий и четвертый интеграторы, первый блок совпадения знаков, первый и второй блоки памяти, первый, второй, третий и четвертый квадраторы, первый, второй и третий сумматоры, инвертор, блок определения знака и последовательно соединенные генератор тактовых импульсов, блок добавления и вычитания импульсов, делитель частоты и дешифратор, первый выход которого ,подключен к первым входам первого и второго интеграторов, при этом выходы второго и четвертого интеграторов соответственно через первый и второй блоки памяти подключены к входам второго и четвертого квадраторов, выходы которых подключены к входам второго сумматора, а выходы первого и третьего квадраторов подключены к входам первого сумматора, выход которого через инвертор подключен к первому входу третьего сумматора, к второму входу которо о подключен выход второго сумматора. при этом выход третьего сумматора подключен к первому входу блока on— ределения знака, к второму входу которого подключен второй выход дешифратора, о т л и ч а ю щ е ес я тем, что, с целью упрощения устройства путем исключения двух блоков памяти, двух квадарторов, трех сумматоров, инвертора, двух блоков определения знака и элемента И, введены два переключателя, второй блок совпадения знаков и элемент 3

ЗИЛИ выход которого подключен к второму входу блока добавления и вычитания импульсов, при этом выходы первого и второго перемножителей подключены к сигнальным входам первого и второго переключателей, к управляющим входам которых и первым входам третьего и четвертого интеграторов подключен первый выход дешифратора, второй выход которого подключен к первым входам первого и второго блоков совпадения знаков, выходы которых подключены к первому и второму входам элемента З,ИЛИ, к третьему входу которого подключен выход блока определения знака, причем первый и второй выходы первого

Составитель Г.Лерантович

Техред Л. Сердюкова Корректор Т.Колб

Редактор А.Шандор

Заказ 1467/57 Тираж 639

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб ., д. 4/5

Подписное производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4

5 1305885 6 л второго переключателей подсоедине- первого блока совпадения знаков, к ны к вторым входам соответственно третьему входу которого подключен первого и второго интеграторов, а выход первого блока памяти, а выход первый и второй выходы второго пере- третьего интегратора подключен к ключателя подсоединены к вторым вхо- 5 входу третьего квадратора и второму дам соответственно третьего и чет- входу второго блока совпадения знавертого интеграторов, при этом выход ков, к третьему входу которого первого интегратора подключен к входу подключен выход второго блока первого квадратора и второму входу памяти,