Устройство для вычисления показателя экспоненциальной функции

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при исследовании процессов различной физической природы описывакнцихся экспоненциальной функцией. Цель изобретения - расширение области применения за счет обеспечения вычисления показателя убывающей или возрастающей экспоненциальной функции с произвольным установившимся значением. Устройство содержит два пороговыхэлемента, преобразователь аналог-длительность импульса , два генератора одиночных импульсов , четыре RS-триггера, S-триггер, два сумматора-вычитателя, шесть коммутаторов, три регистра сдвига,, счетчик, группу элементов индикации, делитель частоты, десять элементов И, шесть элементов ИЛИ, три элемента НЕ, элемент задержки, блок управления . Устройство работает в двух режимах . В основе вычисления лежит сравнение интегрального значения от экспоненциальной временной функции на определенном интервале времени с . априорно-заданной константой, зависящей от значений функции на границах интервала, по достижении равенства этих двух величин в счетчике фиксируется показатель экспоненты. 4 ил. § (Л 00 САЭ СЛ СО ф

СОЮЗ СОВЕТСНИХ

СО(.|ИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) А1 (5() 4 G 06 F 7/556, l3 I

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2 1) 4062932/24-24 (22) 29.04.86 (46) 07.09.87, Бюл, № 33 (71) Институт электродинамики АН УССР и Институт проблем моделирования в энергетике AH УССР (72) Г.Л.Баранов и В.Л.Баранов (53) 681 ° 3(088.8)

I (56) Авторское свидетельство СССР № 824230, кл. С 06 (7/24, 1980.

Авторское свидетельство СССР

¹- 1129611, кл. (: 06 F 7/556, 1983.

Авторское свидетельство СССР

¹ 1270770, кл. G 06 F 7/556, 1985. (54) УСТРОЙСТВО ДЛЯ ВЪ|ЧИСЛЕНИЯ ПОКАЗАТЕЛЯ ЭКСПОНЕНЦИАЛЬНОЙ ФУНКЦИИ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при исследовании процессов различной физической природы,описывающихся экспоненциальной функцией. Цель изобретения— расширение области применения за счет обеспечения вычисления показателя убывающей или возрастающей экспоненциальной функции с произвольным установившимся значением. Устройство содержит два пороговых элемента, преобразователь аналог-длительность импульса, два генератора одиночных импульсов, четыре RS-триггера, S-триггер, два сумматора-вычитателя, шесть коммутаторов, три регистра сдвига,. счетчик, группу элементов индикации, делитель частоты, десять элементов

И, шесть элементов ИЛИ, три элемента

НЕ, элемент задержки, блок управления. Устройство работает в двух режимах. В основе вычисления лежит сравнение интегрального значения от экспоненциальной временной функции на определенном интервале времени с априорно-заданной константой, зависящей от значений функции на границах интервала, по достижении равенства этих двух величин в счетчике фиксируется показатель экспоненты.

4 ил.

13

Изобретение относится к лвтомлтиКр. и вычислительной технике и может быть использовано при исследовании процессов различной физической при-. роды, которые описываются экспоненциальной функцией °

Цель изобретения — расширение области применения за счет обеспечения вычисления показателя для убывающей или возрастающей экспонен— циальной функции с произвольным установившимся значением.

На фиг.1 изображена структурная схема устройства для вычисления показателя экспоненциальной функции; на фиг,2 — структурная схема блока управления; на фиг.3 — структурная схема узла сравнения; нл Аиг.4 временные диаграммы: < — убывающей, О - возрастающей экспоненциальных функций, Устройство для вычисления показателя экспоненциальной функции содержит пороговые элементы 1 и 2, генераторы 3 и 4 одиночных импульсов, RS-триггеры 5-8, S-триггер 9, делитель 10 частоты, преобразователь

11 аналог — длительность импульса, коммутаторы 12-17, ре "стры 18-20 сдвига, сумматоры-вычитатели 21 и

22, счетчик 23, блок 24 элементов индикации, элементы ИЛИ 25-30, элементы И 31-40, элементы HE 41-43, элемент 44 задержки, блок 45 управления, информационный вход 46 устройства, входы 47 и 48 задания первого и второго эталонного напряжения соответственно, Блок 45 управления (фиг,2) содержит генератор 9 импульсов, распределитель 50 импульсон, коммутатор 51, узел 52 сравнения, элементы ИЛИ 53 и

54, элементы И 55 и 56, элементы

HF. 57-59, элементы 60 и 61 задержки, ключи 62-64, информационные входы 65 и 66, вход 67 задания начального кода, вход 68 задания режима блока, управляющий вход 69, вход 70 задания вида экспоненциальной функции, Выходы 71-82.

Узел 52 сравнения (фиг.3) содержит IK-триггеры 83 и 84, элементы

И 85 и 86, элементы ИЛИ-НЕ 87, элементы НЕ 88 и 89, информационные входы 90 и 91, вход 92 синхронизации, вход 93 сброся, выход 94, выход 95 равенства и выход 96 прени15990 2 жения кодл на входе 91 ОтнОГHTf, jllýlIÎ кодл I1л BxojIе 90.

Устройство для вычисления показа5

?5

55 теля экспоненциапьной функции работает следующим образом.

В HcxojIHoM состоянии ключом 62 блока 45 управления подключают выход элемента HF. 57 к входу элемента

ИЛИ 54, к устлновочнь м входам делителя 10 частоты, счетчика 23, к управляющим входам регистров 18 .и 19 сдвига и к входам элементов ИЛИ 26 и 27, Сигнал логической единицы, действующий на выходе элемента НЕ

57 блока 45 управления, устанавливает в нулевое состояние делитель

10 частоты, счетчик 23 и через элементы ИЛИ 26 и 27 — триггеры 5 и 7 °

Сигнал логической единицы с выхода элемента НЕ 57 блока 45 управления поступает также через ключ 62 и элемент ИЛИ 54 íà R-входы триггеров 6 и 8, устанавливая их в нулевое состояние, Регистры 18 и 19 сдвига устанавливаются в нулевое состояние под действием тактовых импульсов генератора 49 импульсов блока 45 управления, так как на управляющих входах регистров 18 и 19 сдвига действует сигнал логической единицы, а на их установочных входах — сигнал логического нуля. Регистр 20 сдвига устанавливается в нулевое состояние под действием тактовых импульсов генератора 49 импульсов блока 45 управления, так как на его управляющем входе действует единичный сигнал инверсного выхода триггера 6, а на его установочном входе — нулевой сигнал, поступающий с выхода регистра 18 сдвига через сумматор-вычитатель 2 1.

В исходном состоянии на выходе ключа 63, блока 45 управления действует сигнал логического нуля, который, поступая на тактовые входы генераторов 3 и 4 одиночных импульсов, блокирует их работу.

Генератор 49 импульсов блока 45 управления формирует последовательность тактовых импульсов частоты f ° из которых п-разрядный распределитель 50 импульсов, где и — разрядность регистров 18-20 сдвига, формирует п последовательностей импульсов частоты f/è. Соседние последовательности сдвинуты друг относительно друга на время 1/f.

133

Последовательность импульсов п-гo выхода распределителя 50 импульсов задерживается элементом 60 задержки на время, равное длительности тактового импульса генератора 49 импульсов и поступает на R âõîä триггера 9, устанавливая его в нулевое состояние °

Триггеры 83 и 84 узла 52 сравнения устанавливаются в нулевое состояние также последовательностью импульсов, действующих на выходе элемента 60 задержки блока 45 управления.

После установки устройства в исходное состояние ключом 64 блока 45 управления задают режим вычисления показателя экспоненциальной функции.

В режиме вычисления показателя возрастающей экспоненциальной функции на выходе ключа 64 действует сигнал логического нуля, который формирует на выходе элемента НЕ 59 сигнал логической единицы.

В этом режиме устройство работает следующим образом.

На коммутаторе 5 1 блока 45 управления, вып:.лненного, например, в виде электронного коммутатора, управляемого по входу 67, или в виде клавишного переключателя, устанавливают двоичный код, пропорциональный разности 2 U — U1 удвоенного значения уровня эталонного напряжения U и уровня эталонного напряжения Ug.Коммутатор 51 блока 45 управления в соответствии с заданным двоичным кодом подключает необходимые выходы распределителя 50 импульсов ко входам элемента ИЛИ 53.

Импульсный сигнал с каждого выхода распределителя 50 импульсов совпадает с моментом считывания соответствующего разряда двоичного кода с вы- ходов регистров 18-20 сдвига, содержащих каждый по и разрядов.

После установки заданного значения двоичного кода на коммутаторе 51 на выходе элемента ИЛИ 53 формируется последовательный двоичный код, пропорциональный величине 2 U - U, На входы 47 и 48 устройства от источников эталонных напряжений подают два уровня эталонного напряжения UU (U > U ).

Ключом 63 блока 45 управления подключают выход элемента 60 задержки к тактовым входам генераторов 3

5990

55 и 4 одиночных импульсов и к входам элементов И 33 и 40. С помощью ключа 62 блока 45 управления снимают сигнал установки устройства в нуле— вое состояние.

На информационный вход 46 устройства подается аналоговый сигнал в виде напряжения, изменяющегося по закону Uц,„ „ = =U (1 — е " ), где

U — произвольное установившееся значение, заранее неизвестное.

В исходном состоянии на выходах пороговых элементов 1 и 2 действуют сигналы логического нуля, которые через коммутаторы 12 и 13 соответственно поступают на входы запуска генераторов 3 и 4 одиночных импульсов. В режиме вычисления возрастающей зкспоненциальной функции сигнал логичекого нуля, действующий с выхода ключа 64 блока 45 управления на управляющих входах коммутаторов 12 и 13, поддерживает их в состояниях, при которых выходы пороговых элементов 1 и 2 подключены соответственно к входам запуска генераторов 3 и 4 одиночных импульсов.

Как только входное напряжение, действующее на информационном входе

46 устройства, достигнет уровня пер-, вого эталонного напряжения U (фиг. 4), на выходе порогового элемента 1 появ ляется сигнал логической единицы, который через коммутатор 12 запускает генератор 3 одиночных импульсов, выделяющий одиночный импульс из последовательности импульсов, поступающих через ключ 63 с выхода элемента 60 задержки блока 45 управления.

Импульс генератора 3 одиночных импульсов устанавливает триггеры 5 и 7 в единичное состояние и через элемент ИЛИ 25 запускает преобразователь 11 аналог — длительность импульса., Единичный сигнал прямого выхода триггера 5 снимает блокировку элемента И 3 1 и через элемент ИЛИ 30 открывает элемент И 38, а через элементы

ИЛИ 30, НЕ 43 блокирует элемент 40.

Единичный сигнал прямого выхода триггера 7 открывает элемент И 37, на выходе которого формируется единичный сигнал, устанавливающий сумматор-вычитатель 21 в режим вычитания, а через элемент ИЛИ 29 — сумматор-вычитатель 22 в режим вычитания. Нулевой сигнал инверсного выхода триггера 7 блокирует элементы

5 13

И 35 и 36. (!))я блокирс>вки (.игнллл займа на и-Ом такте элемент И !7 блокируется в и-х тактах последовлтельнОстью импульс ОВ > )Ормируе мых ))а В)>) ходе элемента HF. 58 из импульсов и-го Выхода рлспредепеителя 50 импульсон блока 45 управления.

Единичный сигнал прямого выхода триггера 5 спустя время задержки, равное длительности тактового импульса генератора 49 импульсов блока 45 управления, поступает с выхода элемента 44 задержки на элемент И 33, через который на информационный вход де!)Ителя 10 частоты начинает поступать последовательность импульсов и-ro выхода распределителя импульсов, действующая через ключ 63 и элемент

60 задержки блока 45 управления.

После запуска нл выходе преобразователя 11 аналог — длительность импульса формируется импульс, длительность которого пропорциональна аналоговому сигналу, действующему на информационном входе 46 устройства. Выходной импульс преобразователя

11 аналог — длительность импульса

ФормируеT на выходе элемента И 31 пачку импульсов с первого выхода распределителя 50 импуль >н блока 45 управления. Количество импульсов в пачке, действующей на выходе элемента

И 31, пропорционально входному аналоговому сигналу на информационном входе 46, Коммутатор 14 при нулевом сигнале, действующем на прямом выходе триггера 6, подключает выход элемента И 31 ,к Вычитлющему входу сумматора-вычитателя 21, на вход уменьшаемого которого сдвигается под действием тактовых импульсов генератора 49 импульсов блока 45 управления начальный нулевой код регистра 18 сдвига.

Первый импульс пачки с элемента

И 31 Формирует на выходе сумматоравычитателя 21 последовательный дополнительный код 11!...11, который под действием тактовых импульсов генератора 49 импульсов блока 45 управления за время и тактов сдвигается в регистр 18 сцвига, начиная с младшего разряда. Спустя п тактов.под действием тактовых импульсов генератора 49 импульсов блока 45 управления с выхода регистра 18 сдвига считывается дополнительный код 111...11, из которого вычитается Второй им5 (1 ((0

55 пульс плчки < ))I>()) > )(>(ll l л (! 11, Ре.) упьт)lт нычптл ))я 1! !... (. (Выходл сумматора rl»)читлт(ля 2 1 .)(l rrp»мя

П ТЛКТОВ ВНОВЬ СДВИГЛРТ(Я Н РЕГИСТР

18 сдвига, и тлк далее.

Таким образом, в регистре 18 сдвига формируется г(ополнительный двоичный код, величина которого соответствует Количеству импульсов в пачке на выходе элемента И 31 или пропорциональна текущему значению напряжения, действующему на информационном входе 46 устройства.

Спустя некоторое время после окончания действия первого импульса на выходе преобразователя 11 аналог длительность импульса на выходе делителя 10 частоты формируется импульс, который через элемент ИЛИ 25 вновь запус:кает преобразователь 11 аналог — длительность импульса. Коэффициент деления делителя 10 частоты выбирается таким образом, чтобы период следования выходных импульсов делителя 10 частоты был больше длительности Выходного импульса преобразователя 11 аналог — длительность импульса для максимального уровня эталонного напряжения U . Поэтому во время изменения входного аналогового сигнала между уровнями эталонных напряжений U и (> очередной импульс на выходе делителя

10 частоты формируется только после окончания действия предыдущего импульса на выходе преобразователя 11 аналог — длительность импульса.

С помощью сумматора-вычитателя 21 из дополнительного двоичного кода, величина которого соответствует значению входного напряжения в предыду— щем цикле опроса, вычтется количество импульсов, соответствующее текущему значению Входного напряжения, а последовательный дополнительный код результата вычитания запоминается в регистре 18 сдвига динамическим способом за счет циркуляции кода с выхода регистра 18 сдвига на его информационный вход через сумматорвычитатель 21 под действием тактовых импульсов генератора 49 импульсов блока 45 управления.

Таким образом„ в регистре 18 сдвига накапливается дополнительный двоичный код, знл )ение которого пропорционально интегралу от аналогового сигнала возраста)(>щей экспоненциаль5990

50

7 133 ной функции, действующей на информационном входе 46 устройства.

Одновременно с этим в регистре 19 сдвига формируется дополнительный двоичный код, значение которого соответствует интервалу времени с момента

t срабатывания порогового элемента

1 до текущего момента времени t.Äåéствительно, нулевой сигнал с прямого выхода триггера 9 поддерживает коммутатор 15 в состоянии, при котором выход регистра 19 сдвига подключается к суммирующему входу сумматора-вычитателя 22, на вычитающий вход которого поступает с выхода элемента

И 38 последовательность импульсов с

m-ro выхода распределителя 50 импульсов блока 45 управления, где m может принимать одно из значений

m = 1, "2, 3,...,n/2, Сумматор-вычитатель 22 совместно с регистром 19 .сдвига действует аналогичным образом.

Однако он производит вычитание нз текущего дополнительного кода, сдвигаемого с выхода регистра 19 сдвига под действием тактовых импульсов re нератора 49 импульсов блока 45 управления, последовательности импульсов с с m-ro выхода распределителя 50 импульсов блока 45 управления, действующей на выходе элемента И 38. Поскольку элемент И 38 в это время открыт постоянно единичным сигналом прямого выхода триггера 5, действующим через элемент ИЛИ 30, то в регистре 19 сдвига накапливается дополнительный двоичный код, значение которого пропорционально интервалу времени с момента t, до текущего момен та т..

Устройство работает подобным образом до тех пор, пока не сработает пороговый элемент 2 при достижении входного напряжения на информационном входе 46 уровня второго эталонного напряжения U . В этом случае на выходе порогового элемента 2 формируется сигнал логической единицы, который через коммутатор 13 запускает генератор 4 одиночных импульсов, выходной импульс которого через элемент ИЛИ 27 возвращает триггер 7 в нулевое состояние. Единичный сигнал инверсного выхода триггера 7 открывает элементы И 35 и 36, а нулевой сигнал прямого выхода триггера 7 блокирует элемент И 37..

Единичный сигнал, формиру< мк11 на выходе элемента И 36, через элемент ИЛИ 28 переключает сумматор-вычитатель 2 1 в режим суммирования, Единичный сигнал, формируемый на выходе элемента И 35, устанавливает сумматор-вычитатель 22 также в режим суммирования, После срабатывания порогового элемента 2 устройство работает аналогично, но сумматоры-вычитатели 21 и 22 работает в режиме суммирования.

Очередной выходной импульс делителя 10 частоты запускает преобразователь 11 аналог — длительность импульса, на выходе которого формируется импульс с длительностью, пропорциональной текущему значению аналогового сигнала на информационном входе 46. На выходе элемента И 31 формируется пачка импульсов первого разряда распределителя 50 импульсов блока 45 управления, которая через коммутатор 14 поступает на один из входов сумматора-вычитателя 2 1, на другой вход которого под действием тактовых импульсов генератора 49 импульсов блока 4э управления с выхода регистра 18 сдвига сдвигается, начиная с младшего разряда, дополнительный код, значение которого пропорционально интегралу от входного напряжения на интервале времени между моментом срабатывания порогового элемента 1 и моментом t срабатывания порогового элемента 2.

За время п тактов первый импульс пачки, действующей на выходе элемента И 31, суммируется с дополнительным кодом, сдвигаемым с выхода регистра 18 сдвига, и с выхода сумматора-вычитателя 21 записывается в регистр 18 сдвига под действием тактовых импульсов генератора 49 импульсов блока 45 управления.

Одновременно с этим за время и тактов один импульс последовательности импульсов m-ro разряда распределителя 50 импульсов блока 45 управления суммируется сумматоромвычитателем 22 с дополнительным кодом, значение которого пропорцио нально интервалу времени сдвигаемым под действием тактовых импульсов генератора 49 импульсов блока 45 управления с выхода регистра 19 сдвига. Результат суммирования записывается с первого выхода

1 3,599

50 сумматора-вычитателя 22 в регистр

19 сдвига.

Одновременно с этим результат суммирования сумматором-вычитателем

2 1 сдвигается на установочный вход

5 регистра 20 сдвига и записывается .в него под действием тактовых им пульсов генератора 49 импульсов бло1 ка 45 управления, так как на управляющем входе регистра 20 сдвига в это время действует сигнал .логической единицы с инверсного выхода триггера 6.

В дальнейшем устройство работает аналогичным образом.

В регистре 18 сдвига формируется двоичный код, пропорциональный разности интегралов от входного напряжения на интервалах времени t — tz u а в регистре 19 сдвига формируется двоичный код, пропорциональный разности интервалов времени (t — tz) — (t q — t ). Так будет продолжаться до тех пор, пока на втором выходе сумматора-вычитателя 22 не сформируется сигнал переноса из п-го разряда, свидетельствующий об обнулении разности интервалов времени

30 двоичного кода, сдвиг1 мого в регистр

19 сдвига) . Момент времени, при котором произошло это событие, обозначим через t> {фиг.4), тогда

t — t

Следовательно, с момента срабатывания порогового элемента 2 прошло время, равное интервалу времени между срабатываниями пороговых элементов

1 и 2. В этом случае сигнал перено- 4п са из и-го разряда со второго выхода сумматора-вычитателя 22 открывает элемент И 39, через который импульс и-го выхода распределителя 50 импульсов блока 45 управления устанавлива- 4 ет триггер 8 в единичное состояние.

Единичный сигнал прямого выхода триггера 8 открывает элемент И 34, через который проходит очередной выходной импульс делителя 10 частоты.

Коммутатор 16 в режиме вычисления показателя возрастающей экспоненциальной функции поддерживается нулевым сигналом выхода ключа 64 блока

45 управления в coc òîÿíèè, при котором выход элемента И 34 подкпючен к

S — входу триггера 9. Очередной импульс с выхода делителя 10 частоты после достижения момг нта времени t.g IIpo

О о ходит через лемент И )4 и коммутатор 16 на S — вход триггера 9, yròäнавливая егп в единичное состояние, Единичный сигнал прямого выхода триггера 9 переключает на время п тактов коммутатор 15 в состояние, при котором выход элемента ИЛИ 53 блока 45 управления подключается ко входу уменьшаемого сумматора-вычитателя 22.

Одновременно с этим очередной выходной импульс делителя 1О частоты через элемент И 34, коммутатор 16 и элемент ИЛИ 26 устанавливает триггер 5 в нулевое состояние, единичный сигнал инверсного выхода которого через элемент ИЛИ 29 переключает сумматор-вычитатель 22 в режим вычитания. Нулевой сигнал прямого выхода триггера 5 блокирует элементы И 31 и 35.

Кроме этого, очередной выходной импульс делителя 10 частоты в момент через элемент ИЛИ 25 запускает преобразователь 11 аналог — длительность импульса для измерения уровня входного напряжения U, соответствующего моменту времени t . На выходе преобразователя 11 аналог — длительность импульса формируется импульс (длительность которого пропорциональна уровню входного напряжения U ) поступающий через элемент ИЛИ 30 на вход элемента И 38 и через элемент

НЕ 43 блокирующий элемент И 40. На выходе элемента И 38 последовательностью импульсов m-го разряда распределителя 50 импульсов блока 45 управления формируется пачка импульсов, количество которых пропорционально уровню входного напряжения

Первый импульс пачки, действующей на выходе элемента И 38, вычитается за время и тактов сумматоромвычитателем 22 из последовательного двоичного кода величины 2 Uz — U<, поступающего с выхода элемента ИЛИ

53 блока 45 управления, и записывается в регистр 19 сдвига под действием тактовых импульсов генератора

49 импульсов блока 45 управления.

Так как S-триггер 9 спустя п тактов после установки его в единичное состояние возвращается в нулевое состояние импульсом, действующим на выходе элемента 60 задержки блока 45 управления, то коммутатор 15 возвращается в исходное состояние и

11

13 подключает выход регистра 19 сдвига к входу уменьшаемого сумматора-вычитателя 22.

Последовательный двоичный код результата вычитания 2 U — U < — 1 с первого выхода сумматора-вычитателя

22 под действием тактовых импульсов записывается в регистр 19 сдвига и спустя п тактов сдвигается с выхода регистра 19 сдвига через коммутатор 15 на вход уменьшаемого сумматора-вычитателя 22, на вход вычитаемого которого с выхода элемента И 38 поступает второй импульс пачки. На первом выходе сумматора-вычитателя

22 сформируется последовательный двоичный код величины 2 U — U — 2, который под действием тактовых импульсов генератора 49 импульсов блока 45 управления сдвигается, начиная с младешго разряда, в регистр 19 сдвига. Так будет продолжаться до окончания импульса на выходе прсобразователя 11 аналог — длительность импульса. К этому времени в регистре 19 сдвига сформируется последовательный двоичный код величины

2 U, - U, - U, = (U, - U„) — (U

- U ), который запоминается динамическим способом за счет циркуляции кода под действием тактовых импульсов генератора 49 импульсов блока

45 управления с выхода регистра 19 сдвига на его информационный вход через коммутатор 15 и сумматор-вычитатель 22.

После окончания импульса на вы-, ходе преобразователя 11 аналог — длительность импульса на выходе элемента ИЛИ 30 формируется сигнал логического нуля, который блокирует элемент И 38 и через элемент НЕ 43 открывает элемент И 40. Импульс с выхода элемента 60 задержки через ключ

63 блока 45 управления поступает через элемент И 40 и коммутатор 17 (который в режиме вычисления показателя возрастающей экспоненциальной функции подключает выход элемента

И 40 к S-входу триггера 6) íà S-вход триггера 6 и устанавливает его в единичное состояние.

Единичный сигнал прямого выхода триггера 6 переключает коммутатор

14 в состояние, в котором выход регистра 20 сдвига подключается к информационному входу сумматора-вычитателя 2 1, а также открывает эле35990 мент И 32, и, поступая в блок 45 управления, через элемент 51 задержки снимает блокировку элементов И 55

5 и 56 блока 45 управления.

Нулевой сигнал инверсного триггера 6, поступая на управляющий вход регистра 20 сдвига, подключает его информационный вход к его выходу. В

1ð это время в регистре 20 сдвига содержится двоичный код, пропорциональный разности интегралов от входного аналогового сигнала на интервалах времени — и t — кото3 2 1

16 рый под действием тактовых импульсов генератора 49 импульсов блока 45 управления запоминается динамическим способом путем циркуляции с выхода регистра 20 сдвига на его информаци2О онный вход. Сумматор-вычитатель 2 1 в это время находится в режиме суммирования, так как íà его первом управляющем входе действует единичный сигнал инверсного выхода триггера

25 7 через элементы И 36 и ИЛИ 28.

Под действием тактовых импульсов генератора 49 импульсов блока 45 ,управления с выходов регистров 18 и

20 сдвига на информационные входы

gp сумматора-вычитателя 21 сдвигаются двоичные коды, пропорциональные разности. интегралов от входного аналогового сигнала на интервалах времеHH t — t и t — t< . Результат

35 мирования с выхода сумматора-вычитателя 21 под действием тактовых импульсов генератора 49 импульсов блока 45 управления сдвигается в регистр

18 сдвига за время п тактов, в течение которого счетчик 23 изменяет свое состояние на единицу, так как на его счетный вход через элемент И 32 поступает импульс первого разряда распределителя 50 импульсов блока 45 уп45

В дальнейшем устройство работает аналогичным образом до тех пор, пока на одном из выходов превышения или равенства узла 52 сравнения блока 45 управления каждые и тактов выполняется сравнение последовательного двоичного кода, сдвигаемого с выхода регистра 18 сдвига, и двоичного кода, сдвигаемого с выхода регистра 19 сдвига через коммутатор 15 и сумматор-вычитатель 22.

В регистре 18 сдвига накапливается в результате работы устройства двоичный код, пропорциональный про!

13

1335990 изведению количества циклов суммирования в сумматоре-вычитателе 21 на двоичный код разности интегралов от входного аналогового сигнала на интервалах времени t > — t и t — t,.

В регистре 19 сдвига хранится динамическим способом двоичный код величины (U — U ) - (U — U ), В случае равенства или превышения двоичного кода регистра 18 сдвига по отношению к двоичному коду регистра 19 сдвига на одном из выходов узла 52 сравнения сформируется сигнал логической единицы, который откроет элемент И 55 или И 56 блока 45 управления. Импульс п-ro выхода распределителя 50 импульсов блока 45 управления проходит через один из элементов И 55 или 56, затем через элемент ИЛИ 54 поступает на R-входы триггеров 6 и 8, .устанавливая их в нулевые состояния. Нулевой сигнал прямого выхода триггера 6 блокирует элемент И 32 и счет в счетчике 23 количества циклов суммирования сумматором-вычитателем 2 1 завершится. В счетчике 23 запоминается значение показателя возрастающей экспоненциальной Аункции, которое индицируется группой элементов

24 индикации.

В том, что в счетчике 23 устанавливается численное значение показателя М возрастающей экспоненциальOL 1 ной Аункции 11 = U (1 — е ), мож.но убедиться из рассмотрения следующего соотношения: (U — U,) — (U — U,)

Если разбить интервалы времени

t, и t> — t, на равные промежутки времени gt и заменить интеграл его приближенным значением по формуле прямоугольников, то выражение (1) примет следующий вид:

М „+ (2 71 — Б! ) — М + ° П, (2) где M = 1/at — масштабный коэАфиь циент;

8 †. количество интервалов дt

Масштабный коэфАициент удобно выбрать так, чтобы

6 (3) тактовая частота генератора 49 импульсов; коэфАициент деления делителя 10

10 где

Ы S 5

45 с ..Е-." !!x ) "ех, «М ((Б U,) (и и,)) (4) 50 узел 52 сравнения блока 45 управления останавливает процесс вычисления показателя возрастающей экспоненциальной Аункции, а величина показателя Аиксируется в десятичном (или двоичном) счетчике 23 в десятичном (или двоичном) виде, В режиме вычисления показателя убывающей экспоненциальной функции

ca 1 вида U „= U е, где U — начастоты; п - количество разрядов регистров

18-20 сдвига;

m = 1,2,3,...,n/2 — номер разряда

20 распределителя

50 импульсов блока 45 управления, который соединен с одним из входов

25 элемента И 38.

При выборе масштабного коэффициента М в соответствии с выражением (3) двоичный код величины 2 Б — U устанавливается на коммутаторе

51 блока 45 управления со сдвигом на

m — 1 разряд в сторону старших разрядов, что равносильно умножению величины (2 Ц вЂ” U,) на М,« . Умножение величины М на U обеспечивается

Зб путем Аормирования на выходе элемента И 38 пачки импульсов, соответствующей величине U, из последовательности импульсов ш-ro выхода распределителя 50 импульсов блока 45 управ40

В процессе работы устройства при достижении условия

13359

20 чальное значение входного напряжения, устройство работает следующим образом, Ключ 64 блока 45 управления подключает вход элемента НЕ 59 к выхо5 ду элемента НЕ 57 ° Сигнал логической единицы выхода элемента НЕ 57 поступает через ключ 64 блока 45 управления и через элемент ИЛИ 28 на первый управляющий вход сумматора-вычи- тателя 21, устанавливая его в режим суммирования, а также, воздействуя на управляющие входы коммутаторов

16 и 17, переключает их состояния, 16 при которых выход генератора 4 одиночных импульсов подключается через коммутатор 16 к S-входу триггера 9 и через коммутатор 17 — к S-входу триггера 6 °

Сигнал логического нуля, действующий на выходе элемента НЕ 59 блока

45 управления, блокирует элементы

И 37 и 38, Сигнал логической единицы с выхода элемента НЕ 57 поступает через ключ 64 блока 45 управления на управляющие входы коммутаторов 12 и 13, переключая их в состояния,при которых коммутатор 12 подключает выход элемента НЕ 41 к входу запуска 30 генератора 3 одиночных импульсов, а коммутатор 13 подключает выход элемента НЕ 42 к входу запуска генератора 4 одиночных импульсов.

Установка устройства в исходное состояние выполняется таким же образом, как и в режиме вычисления показателя возрастающей экспоненциальной функции.

На коммутаторе 51 блока 45 управ- 40 ления устанавливается двоичный код разности U - U уровней эталонных напряжений U и U, действующих соответственно на входах 47 и 48 устройства. На информационный вход 46 устройства подается аналоговый сигнал, изменяющийся по экспоненциальному закону Uц„ = U е

-Мt

В исходном состоянии на выходах пороговых элементов 1 и 2 действуют В0 сигналы логической единицы, так как начальное значение входного напряжения U превышает эталонные уровни

U< и Ц . На выходах элементов НЕ 41 и НЕ 42 в это время действуют сигна55 лы логического нуля.. В режиме вычисления показателя экспдненциальной функции ключом 63 блока 45 управления подключают выход элемента 60 за90

16 держки к тактовым входам генераторов

3 и 4 одиночных импульсов и ко входу элемента И 33.

Как только входное напряжение, действующее на информационном входе

46 устройства, достигнет уровня эталонного напряжения U срабатывает пороговый элемент 2, на выходе которого устаналвивается нулевой сигнал, формирующий единичный сигнал на выходе элемента НЕ 41, который через коммутатор 12 запускает генератор 3 одиночных импульсов, Выходной импульс генератора 3 одиночных импульсов устанавливает триггеры 5 и 7 в единичные состояния и через элемент ИЛИ 25 запускает преобразователь 11 аналог— длительность импульса, на выходе которого формируется импульс, длительность которого пропорциональна аналоговому сигналу, действующему на информационном входе 46 устройства. Из последовательности импульсов с первого выхода распределителя 50 импульсов блока 45 управления элемент И 31, открытый единичным сигналом триггера

5 и управляемый выходным импульсом преобразователя 11 аналог — длительность импульса, формирует пачку импульсов, количество которых пропорционально аналоговому сигналу, действующему на информационном входе 46 устройства.

Пачка импульсов с выхода элемента

И 31 через коммутатор 14 поступает на на один из входов сумматора-вычитателя 21, который за время и тактов по каждому импульсу пачки увеличивает на единицу младшего разряда двоичный код, сдвигаемый под действием тактовых импульсов генератора 49 импульсов блока 45 управления с выхода ре гистра 18 сдвига. Последовательный двоичный код с выхода сумматора-вычитателя 21, функционирующего в режиме суммирования, за время и тактов записывается в регистр 18 сдвига под действием тактовых импульсов генератора 49 импульсов блока 45 управления. В результате к моменту окончания действия импульса на выходе преобразователя 11 аналог — длительность импульса в регистре 18 сдвига формируется двоичный код,значение которого пропорционально текущему значению напряжения, действующего на информационном входе 46 устройства.!

133 )990 ства. код.

Единичный сигнал прямого выхода триггера 5 через элемент 44 задержки на длительность тактового импульса снимает блокировку элемента И 33, через который на информационный вход делителя 10 частоты поступает последовательность импульсов с и-го выхода распределителя 50 импульсов, прошедших через элемент 60 задержки и ключ 63 блока 45 управления.

Выходной импульс делителя 10 частоты через элемент ИЛИ 25 вновь запускает преобразователь 11 аналог — длительность импульса, который вновь формирует импульсный сигнал, длительность которого пропорциональна текущему значению напряжения на информационном входе 46 устройства.

На выходе элемента И 31 вновь формируется пачка импульсов, количество которых пропорционально текущему значению напряжения на информационном входе 46 устройства. Сумматор-вычитатель 2 1 к двоичному коду предыдущего значения экспоненциальной функции, сдвигаемому с выхода регистра

18 сдвига под действием тактовых импульсов генератора 49 импульсов блока 45 управления, прибавляет количество импульсов, пропорциональное текущему значению экспоненциальной функции, а результат суммирования записывается, начиная с младшего разряда, в регистр 18 сдвига за время и тактов, В дальнейшем устройство работает аналогичным образом, а в регистре 18 сдвига накапливается двоичный код, значение которого пропорционально интегралу от аналогового сигнала экспоненциальной функции, действующего на инAîðмациîííoм входе 46 устройТак будет продолжаться до тех пор, пока не сработает пороговый элемент ! при достижении аналоговым сигналом экспоненциальной функции уровня эталонного напряжения U! . В этом случае на выходе порогового элемента 1 формируется нулевой сигнал, который формирует на выходе элемента HE 42 единичный сигнал, запускающий через коммутатор 13 генератор 4 одиночных импульсов. Выходной сигнал генератора 4 одиночных импульсов через коммутаторы 16 и 17 устанавливает в единичное состояние соответственно триггеры 9 и 6.

К э том j м(>f1((lту н !) Рм(. ((!! н p(! и(т ре 18 сдвига ялкап.(инается дно((чный код, значение которого пропорционально интегралу от аналогового сигнала экспоненциальной функции на интервале времени между событиями перехода входным напряжением уровней U и U! эталонного напряжения ° В регистре

20 сдвига к этому моме:(ту времени содержится тот же двоичный код, который с выхода регистра 18 сдвига через сумматор-вычитатель 2 1 под действием тактовых импульсов генератора

49 импульсов блока 45 управления записался в регистр 20 сдвига при нулевом состоянии триггера 6, Установка (триггера 6 в единичное состояние переводит регистр 20 сдвига в режим хранения двоичного кода, значение которого пропорционально интегралу экспоненциальной функции между двумя уровнями эталонного напряжения. Двоичный код запоминается в регистре

20 сдвига динамическим способом за счет циркуляции кода под действием тактовых импульсов генератора 49 импульсов блока 45 управления с выхода регистра 20 сдвига íà его информационн6!Й Вход.

Триггер 9 устанавливается в единичное состояние на время и тактов и сбрасывается в нулевое состояние импульсом выхода элемента 60 задержки блока 45 управления. Единичный сигнал прямого выхода триггера 9 переключает коммутатор 15 на время и тактов в состояние, при котором выход элемента ИЛИ 53 блока 45 управления подключается ко входу сумматора-вычитателя 22, через который в регистр 19 сдвига под действием тактовых импульсов генератора 49 импульсов блока 45 управления записывается двоичный код величины U — U(, установленный на коммутаторе 51 блока 45 управления. Спустя п тактов коммутатор 15 подключает вход сумматора-вычитателя 22 к выходу регистра 19 сдвига, в котором запоминается динамическим способом двоичный

После установки -:риггера 6 в единичное состояние за каждые и тактов работы устройства, где п — количество разрядов регистров 18-20 сдвига, выполняется один цикл суммирования сумматором-вычитателем 21 двоич1335990 .0 которое преобразуется в условие:

-о г е )= 55

Ца-U< ф 1 (5) ных кодов регистров 18 и 20 сдвига, так как коммутатор 14 при единичном состоянии триггера 6 подключает выход регистра 20 сдвига ко второму

5 входу сумматора-вычитателя 21, первый вход которого подключен к выходу регистра 18 сдвига. Поскольку выход сумматора-вычитателя 21 соединен с информационным входом регистра 18 1О сдвига, то в нем накапливается двоичный код, равный произведению количества циклов суммирования на величину двоичного кода регистра 20 сдвига. В это время счетчик 23 вы- 16 полняет подсчет количества циклов суммирования двоичных кодов сумматором-вычитателем 21, так как через каждые и тактов на его счетном входе действуют импульсы последователь- 2р ности первого выхода распределителя 50 импульсов блока 45 управления, поступающие через элемент И 32, открытый единичным сигналом прямого выхода триггера 6. 25

Так будет продолжаться до тех пор, пока двоичный код, накапливаемый в регистре 18 сдвига, не достигнет или превысит двоичного кода величины U — U, хранящегося в ре- дп гистре 19 сдвига, Если двоичный код в регистре 18 сдвига достигнет или превысит двоичный код регистра 19 сдвига, то на одном из выходов равенства или превышения узла 52 сравнения блока

45 управления сформируется единичный сигнал, который откроет один из элементов И 55 или 56 блока 45 .управления. Импульс последовательности и-го разряда распределителя 50 импульсов блока 45 управления через один из элементов И 55 или 56, элемент ИЛИ 54 блока 45 управления поступит на R-вход триггера 6 и установит его в нулевое состояние, при котором блокируется элемент И 32.

В счетчике 23 зафиксируется значение показателя убывающей экспоненциальной функции, которое индицируется группой элементов 24 индикации.

Показатель убывающей экспоненциальной функции определяется на основании соотношения

U -

0(>

oL в

<

<; по достижении которого узел 52 сравнения блока 45 управления останавливает процесс вычисления показателя экспоненциальной функции в счетчике 23.

Масштабный коэффициент М выбирается из соотношения (3) и учитывается при установке двоичного кода величины U — U на коммутаторе

51 блока 45 управления путем сдвига кода на m — 1 разряд в сторону старших разрядов, где m = 1, 2, З,...г

Узел 52 сравнения (фиг.3) блока

45 управления работает следующим образом.

В исходном состоянии триггеры 83 и 84 находятся в нулевом состоянии, в которое их устанавливает через каждые и тактов последовательность импульсов выхода элемента 60 задержки блока 45 управления, поступающая на вход 93 сброса. На синхронизирующие входы триггеров 83 и 84 по шине

92 поступает последовательность тактовых импульсов генератора 49 импульсов блока 45 управления.

Каждые и тактов узел 52 сравнения осуществляет поразрядное сравнение двух последовательных двоичных кодов, поступающих, начиная с младшего разряда, на информационные входы 90 и 91.

Если на входе 91 действует сигнал логической единицы, на входе 90— сигнал логического нуля, то на выходе элемента И 85 формируется сигнал логической единицы, устанавливающий триггер 83 в единичное состояние и сбрасывающий триггер 84 в нулевое состояние.

Если на входе 91 действует сигнал логического нуля, а на входе 90 сигнал логической единицы, то на выходе элемента И 86 формируется сигнал логической единицы, устанавливающий триггер 84 в единичное состояние и сбрасывающий триггер 83 в нулевое состояние, В случае комбинаций кодов 00 и

11 на входах 90 и 91 на выходах элементов И 85 и И 86 действуют сигналы логического нуля, а триггеры 83 и 84 сохраняют предшествующее состояние.

2I 13

Если двоичный код, поступающий по входу 91, превышает двоичный код, действующий на входе 90, то спустя и тактов триггер 83 находится в единичном состоянии и на выходе 94 действует сигнал логической единицы, В случае равенства двоичных кодов триггеры 83 и 84 сохраняют нулевое состояние и на выходе 95 элемента

ИЛИ-НЕ 87 формируется сигнал логиче,ской единицы, Если двоичный код на входе 91 меньше двоичного кода на входе 90, то спустя и тактов триггер 84 находится в единичном состоянии и на выходе 96 действует сигнал логической единицы, 34990

10 распределителя импульсов блока :правления соединен с первыми входами первого и второго элементов И, и-й выход распределителя импульсов подключен к первым входам первого и второго элементов И блока управления и через первый элемент задержки блока управления подсоединен к первому информационному входу второго ключа и к входу сброса узла сравнения, выход равенства и выход превышения которого соединены соответственно с вторыми входами первого и второго элементов И блока управления, выходы которых соединены соответственно с первым и вторым входами второго элемента ИЛИ блока управления, выход которого соединен с R20

30

Формула изобретения

Устройство для вычисления показателя экспоненциальной функции, содержащее первый и второй пороговые элементы, первый и второй генераторы одиночных импульсов, делитель частоты, преобразователь аналог — длительность импульса, первый и второй RSтриггеры, S-триггер, первый, второй, третий и четвертый коммутаторы,первый и второй регистры сдвига, первый сумматор †вычитате,счетчик, блок элементов индикации, первый, второй, третий, четвертый и пятый элементы

И, первый элемент ИЛИ, первый и второй элементы НЕ, элемент задержки и блок управления, содержащий генератор импульсов, распределитель импульсов, коммутатор, узел сравнения, первый и второй элементы ИЛИ, первый и второй элементы И, первый элемент задержки, первый элемент НЕ, первый, второй и третий ключи, выход генератора импульсов соединен с входом распределителя импульсов, с тактовым входом узла сравнения и с входами синхронизации первого и второго регистров сдвига, установочные входы которых соединены с входом логического нуля устройства, и выходов распределителя импульсов (где и— количество разрядов регистров сдвига) соединены с соответствующими информационными входами коммутатора, управляющий вход которого соединен с входом задания начального кода устройства, и выходов коммутатора сое †. динены с соответствующими входами преного элемента ИЛИ, первый выход входом второго RS — триггера, вьгход первого ключа соединен с третьим входом второго элемента ИЛИ блока управления и установочными входами счетчика и делителя частоты, управляющие входы первого и второго ключей соединены с входом задания режима работы устройства, управляющий вход третьего ключа соединен с входом задания вида экспоненциальной функции устройства, первый информационный вход третьего ключа соединен с выходом первого элемента НЕ блока управления, вход которого подключен к входу логического куля устройства, вторые информационные входы ключей блока управления соединены с входом логического нуля устройства, выход второго ключа блока управления соединен с тактовыми входами первого и второго генераторов одиночных импульсов и первым входом третьего элемента И, выход третьего ключа блока управления соединен с управляющими входами первого и второго коммутаторов, информационный вход устройства соединен с первыми входами первого и второго пороговых элементов и с информационным входом преобразователя аналог — длительность импульса, второй вход первого порогового элемента соединен с входом задания первого эталонного напряжения устройства, вход задания второго эталонного напряжения устройства соединен с вторым входом второго порогового элемента, выход которого соединен с первым информационным входом второго коммутатора и через первый элемент

НЕ с первым информационным входом пер1 3 35990

10

25 первого коммутатора, выход первого порогового элемента соединен с вторым информационным входом первого коммутатора и через второй элемент

HE с вторым информационным входом второго коммутатора, выходы первого и второго коммутаторов подсоединены соответственно к входам запуска первого и второго генераторов одиночных импульсов, выход первого из которых подсоединен к первому входу первого элемента ИЛИ и к S-входу первого RS-триггера, прямой выход которого соединен с вторым входом первого элемента И и через элемент задержки с вторым входом третьего элемента И, выход которого подключен к информационному входу делителя частоты, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого подключен к входу запуска преобразователя аналог — длительность импульса, выход которого соединен с третьим входом первого элемента И, прямой выход второго RSтриггера соединен с управляющим входом третьего коммутатора и с вторым входом второго элемента И, выход которого соединен со счетным входом счетчика, выходы разрядов которого соединены с соответствующими входами блока элементов индикации, выход третьего коммутатора соединен с первым информационным входом первого сумматора-вычитателя, выход которого соединен с информационным входом первого регистра сдвига, выход которого соединен с вторым информационным входом первого сумматора-вычитателя, прямой выход S-триггера соединен с управляющим входом четвертого коммутатора, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет вычисления показателя для убывающей или возрастающей экспоненциальной функции с произвольным установившимся значением, в него введены второй сумматор-вычитатель, третий регистр сдвига, пятый и шестой коммутаторы, третий и четвертый RS-триггеры, второй, третий, четвертый, пятый и шестой элементы ИЛИ, шестой, седьмой, восьмой, девятый и десятый элементы И, третий элемент НЕ, а в блок управления введены второй и третий элементы НЕ и второй элемент задержки, .подключенный входом к прямому выхо30

55 ду второго КБ-триггера, а выходом к третьим входам первого и второго эле— ментов И блока управления,п-й выход распределителя импульсов соединен с первым входом девятого элемента И и через второй элемент HE блока управления соединен с первыми входами шестого и седьмого элементов

И, выход третьего ключа соединен с первым входом четвертого элемента

ИЛИ и с управляющими входами пятого и шестого коммутаторов и через третий элемент НЕ блока управления соединен с вторым входом седьмого и первым входом восьмого элементов И, m-й выход распределителя импульсов блока управления соединен с вторым входом восьмого элемента И, выход генератора импульсов блока управления соединен с входом синхронизации третьего регистра сдвига, выход второго ключа блока управления под- соединен к первому входу десятого элемента И, выход первого элемента

НЕ блока управления соединен с первым информационным входом первого ключа, выход которого соединен с управляющими входами первого и второго регистров сдвига и с первыми входами второго и третьего элементов ИЛИ, выходы которых соединены соответственно с R-входами первого и третьего RS-триггеров, выход первого эле1 мента задержки блока управления соединен с R-входом S-триггера, выход второго элемента ИЛИ блока управления соединен с R-входом четвертого

RS-триггера, выход первого элемента

ИЛИ блока управления соединен с первым информационным входом четвертого коммутатора, выход которого соединен с первым информацибнным входом второго сумматора-вычитателя,первый выход которого соединен с первым информационным входом узла сравнения блока управления и с информационным входом второго регистра сдвига, выход которого соединен с вторым информационным входом четвертого коммутатора, второй выход второго сумматоравычитателя подключен к второму входу девятого элемента И, выход которого подсоединен к S-входу четвертого ВЯтриггера, прямой выход которого соединен с вторым входом десятого элемента И и с первым входом четвертого элемента И, второй вход которого подсоединен к выходу делителя частоты, соединен с S-входом второго RS-триггера, инверсный выход которого соединен с управляющим входом третьего регистра сдвига, выход которого соединен со своим информацис>иным входом и с первь(м информационным входом третьего коммутатора, второй информационный вход которого подсоединен к выходу первого элемента И, выход первого сумматора-вычитателя соединен с установочным входом третьего регистра сдвига, выход перного реги— стра сдвига соединен с вторым информационным входом узла сравнения олока управления, выход первого гене— ратора одиночных импульсов соединен с S-входом третьего RS-триггера, прямой выход которого соединен с третьим входом седьмого элемента И, выход которого соединен с первь-м нходом управления режимом первого суммато—

20

1З1 >1 а выход четвертого >л(ментл И с оеди— нен с первым информлционным входом пятого коммутлторл, вь(ход которого соединен c S-Tfõ<>ä(>M S-три(герл и г.

< вторым Входом f1òîðñ>ГО элс ментл И. 1И выход второго г енерлторл оди1<очн>гх импульсон соединен г. вторым вход<>м третьего элемента ИЛИ, с вторь(м информационным входом пятого коммутлT0- 1Q ра и с первь>м ипформлционнь>м IfxAJT(>M шестого коммутатора, выход которого

21>

Р л вьI 11(т(1 т(I и If 11с 1>в11;1 1(х(>цОм пЯ то ГО

>.1(ментл 11. 1И. Ifт(р(й вх(>д которого попс (>(линев к 11!111(рсному вь(ходу пер— ного RS — тригг< рл, л выход г(ятого эле— м(нтл И(1И с осjfff ff(1 ff c TIP pffhIM B><:oJI oM уцрлвленил режимом второго сумматорл — выч1(тлтеля „инверснь(й выход тре— ть(f n RS-триггерл соединен с первым входом 11ятого и вт<>рым входом шестого элемс>итог< И, в<(ход последнего и1 которых соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с вторым входом управления режимом первого сумматора-вычитлтеля, прямой выход первого RS— триггера подсоединен к первому входу шестого элемента ИЛИ и к второму входу пятого. элемента И, выход которого соединен с вторым входом управления режимом второго сумматора-вычитателя, ныход преос>разовате— ля аналог — длительность импульса соединен с вторым входом шестого элемента ИЛИ, выход которого соединен с входом третьего элемента НЕ и с третьим входом восьмого элемента И, выход которого соединен с вторым информационным входом второго сумматора-вычитателя, выход третьего элемента HF. соединен с третьим входом десятого элемента И, выход которого соединен с вторым информационным входом шестого коммутатора.

13 35990

Фиг,2

1335 >чО

t 8x (д) -Jt

-P ) ) g fg

Редактор Н.Егорова

Заказ 4048/43 Тираж б72 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35Ä Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

Их

Составитель E.Òåëåøèíèí

Техред М.Ходанич Корректор А.Зимокосов