Двухвходовый элемент трехзначной логики на кмдп- транзисторах

 

Изобретение относится к импульсной технике и может быть использовано при построении цифровых систем с использованием трехзначной логики. Цель изобретения - расширение функциональных возможностей - достигается путем выполнения трехзначной функции Шеффера. Другая цель - повышение стабильности логических уровней источников напряжения питания. Для этого в устройство дополнительно введены пять инверторов 5-9, вторая входная шина 10, вторая шина 11 питания. Кроме того, устройство содержит первую входную шину 1, первую шину 2 питания, общую шину 3, выходную шину 4. Работа устройства поясняется таблицей, приведенной в описании изобретения. 1 ил, 1 табл. со 00 О) ьо О5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 Н 03 К 19094

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3946911/24-21 (22) 30.08.85 (46) 07.09.87. Бюл. № 33 (71) Институт прикладной математики им. М. В. Келдыша (72) Ю. А. Виноградов (53) 621.374 (088.8) (56) «Computer s» (I SSN0018 — 934С)

IEEE Transactions on december 1984.

V. С-ЗЗ, № 12, р. 1169, fig. 10с.

«Computers» (ISSN0018 — 9340) IEEE

Transactions on december 1984. ч. С-33, № 12, р. 1169, fig. 1Оа. (54) ДВУХВХОДОВЫЙ ЭЛЕМЕНТ ТРЕХЗНАЧНОЙ ЛОГИКИ НА КМДП-ТРАНЗИСТОРАХ

ÄÄSUÄÄ 1336226 А 1 (57) Изобретение относится к импульсной технике и может быть использовано при построении цифровых систем с использованием трехзначной логики. Цель изобретения — расширение функциональных возможностей — достигается путем выполнения трехзначной функции Шеффера. Другая цель — повышение стабильности логических уровней источников напряжения питания.

Для этого в устройство дополнительно введены пять инверторов 5 — 9, вторая входная шина 10, вторая шина 11 питания. Кроме того, устройство содержит первую входную шину 1, первую шину 2 питания, общую шину 3, выходную шину 4. Работа устройства поясняется таблицей, приведенной в описании изобретения. 1 ил, 1 табл. 3

1336226

Логический уровень на шине 1

Логический уровень на шине 10

Лог

"1"

Лог. м2м ог, О"

Лог."О" 1

Лог. "1" 2

Лот "2" 2

Формула изобретения

Составитель А. Кабанов

Редактор M. Бланар Тех ред И. Верес Корректор А. Ильин

Заказ 3814/55 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение относится к импульсной технике и может быть использовано при построении цифровых систем с использованием трехзначной логики.

Цель изобретения — расширение функ- 5 циональных возможностей устройства (путем обеспечения выполнения трехзначной функции Шеффера) и повышение стабильности логических уровней выходного сигнала, достигаемое путем использования в качестве эталонных уровней источников напряжения питания.

На чертеже изображена электрическая принципиальная схем а двухвходового элемента трехзначной логики на КМДП-транз исто ра х. 15

Схема содержит первую входную шину 1, первую шину 2 питания, общую шину 3, выходную шину 4, пять инверторов 5 — 9, вторую входную шину 10, вторую шину 11 питания, первая входная шина 1 соединена с входом первого инвертора 5, выход которого соединен с входом второго инвертора 6, выход которого соединен с истоком р-транзистора пятого инвертора 9, выход которого соединен с выходной шиной 4, а вход — с выходом четвертого инвертора 8, вход которого 25 соединен с выходом третьего инвертора 7, вход последнего соединен с второй входной шиной 10. Цепи питания первого, третьего и четвертого инверторов соединены соответственно с первой шиной 2 питания и общей шиной 3, исток р-транзистора второго инвертора 6 соединен с первой шиной 2 питания, исток п-транзистора второго инвертора 6 сое динен с второй шиной 11 питания, исток и-транзистора пятого инвертора 9 соединен с общей шиной 3.

Устройство работает следующим образом.

На входные шины 1 и 10 поступают сигналы в алфавите О, 1, 2 . Логические «О», «!» и «2» соответствуют напряжениям (относительно общей шины 3) на шинах 3, 11 40 и 2. Напряжение на шине 2 должно превышать напряжение на шине 11. На выходной шине 4 формируется функция, отображамая в виде таблицы.

Выходной логический уровень на шине 4 определяется на пересечении соответствующих колонок таблицы.

Двухвходовый элемент трехзначной логики на КМДП-транзисторах, содержащий первую входную шину, первую шину питания, общую шину, выходную шину, отличающийся тем, что, с целью расширения функциональных возможностей и повышения стабильности уровней выходных сигналов, в него введены пять инверторов, вторая входная шина, вторая шина питания, первая входная шина соединена с входом первого инвертора, выход которого соединен с входом второго инвертора, выход которого соединен с истоком р-транзистора пятого инвертора, выход которого соединен с выходной шиной, а вход — с выходом четвертого инвертора, вход которого соединен с выходом третьего инвертора, вход которого соединен с второй входной шиной, цепи питания первого, третьего и четвертого инверторов соединены соответственно с первой шиной питания и общей шиной, исток р-транзистора второго инвертора соединен с первой шиной питания, исток п-транзистора второго инвертора соединен с второй шиной питания, исток п-транзистора пятого инвертора соединен с общей шиной.

Двухвходовый элемент трехзначной логики на кмдп- транзисторах Двухвходовый элемент трехзначной логики на кмдп- транзисторах 

 

Похожие патенты:

Изобретение относится к области электронной вычислительной техники

Изобретение относится к области цифровой электронной техники

Изобретение относится к области импульсной техники и может быть использовано при построении цифровых узлов, выполненных с использованием арсенид-галлневой технологии

Изобретение относится к области импульсной техники и может быть использовано при построении цифровых логических комбинационных узлов

Изобретение относится к электронной коммутационной и вычислительной технике

Изобретение относится к области ,коммутационной вычислительной техники

Изобретение относится к микроэлектронике и вычислительной технике и предназначено для реализации всех логических функций п переменных

Изобретение относится к импульсной технике и может использоваться при разработке универсальных и спе- , циализированных интегральных схем на комплементарных МДП-транзисторах

Изобретение относится к полупроводниковой электронике

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах на МОП- транзисторах в качестве формирователя командных и тактовых импульсов

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх