Делитель частоты с дробным коэффициентом деления

 

Изобретение может быть использовано в синтезаторах частот. Цель изобретения - уменьшение побочных гармоник в выходном сигнале при изменяющейся частоте входного сигнала. Делитель частоты содержит блоки 1 и 2 задания кодов, триггер 4, сумматор 3, элемент И 5, элемент 6 задержки , счетчик 9 импульсов. Для достижения цели в устройство введены умножитель 8 частоты, включающий генератор 12 импульсов, делитель 13 частоты , фазовый детектор 14 и активный фильтр 15 нижних частот,а также элемент 10 сравнения кодов. 1 ил. (Л со 4 -vl 00 1

СООЭ СОВЕТСКИХ

СО1.1ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) Ю9 4 Н 03 К 23/66

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

fl0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

f л:

OllHGAHHE ИЗОБРЕТЕНИЯ, "-.

Н А ВТОРСНОМЪ(С8ИДЕТЕЛЬСТВУ (21) 4007836/24-21 (22) 06.01.86 (46) 23.10.87.Бюл. Р 39 (71) Харьковский институт радиоэлектроники им.акад.M.Ê.ßíãåëÿ (72) В.И.Бармин, В.М. Кузьменко, В.Т,Рябуха и В.В.Смеляков (53) 621.374.3 (088.8) (56) Авторское свидетельство СССР

N 1307586, кл. Н 03 К 23/66, 18.12.85.

Авторское свидетельство СССР

Ф 334643, кл. Н 03 К 23/40, 19.10.70.

Авторское свидетельство СССР

Ф 572933, кл. Н 03 К 23/68,15.03.76. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ДРОБНЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ (57) Изобретение может быть использовано в синтезаторах частот. Цель изобретения — уменьшение побочных гармоник в выходном сигнале при изменяющейся частоте входного сигнала.

Делитель частоты содержит блоки 1 и 2 задания кодов, триггер 4, сумматор 3, элемент И 5, элемент 6 задержки, счетчик 9 импульсов. Для достижения цели в устройство введены умножитель 8 частоты, включающий генератор 12 импульсов, делитель 13 частоты, фазовый детектор 14 и активный фильтр 15 нижних частот,а также элемент 10 сравнения кодов. 1 ил.

;347184 2

Делитель частоты с дробным коэффициентом деления работает следующим образом.

Ь

Перед началом работы в сумматоре 3 при помощи блока g записывается число Ь, счетчик 9 и триггер 4 устанавливаются в нулевое состояние, В процессе работы импульсы входной

1р частоты fq„ с шины 7 поступают в блок 1. Каждый такой импульс записывает в сумматор 3 число а на вычитание, Таким образом, показания сумматора 3 последовательно принимают значения Ь-а, Ь-2а, Ь-За,.... При поступлении i"ro импульса имеет место соотношение d = Ь-ia (а.В этот момент срабатывает элемент 10 и в счетчик 9 записывается разность

С поступлением (i+1) "ro импульса число Ь-(1+1)а, записанное в сумматоре .3, становится отрицательным. При этом на выходе переноса сумматора 3 появляется импульс, который устанавливает триггер 4 в единичное состояние. В результате выходной сигнал триггера 4, прошедший через элемент

6, при помощи блока 2 записывает в сумматор 3 число Ь на суммирование.

В результате показания сумматора 3 становятся 2Ь-(i+1)а. Одновременно с выхода триггера 4 на элемент 5 поступает разрешающий потенциал.

Изобретение относится к импульсной технике и может быть использовано в синтезаторах частот °

Цель изобретения — уменьшение побочных гармоник в выходном сигнале при изменяющейся частоте входного сигнала.

На чертеже приведена электрическая структурная схема предлагаемого делителя.

Делитель частоты с дробным коэффициентом деления содержит первый 1

H BTopoH 2 6JIoKH задания кодов, Bb1 ходы которых соединены соответственно с первой и второй группами входов сумматора 3, выход переноса которого соединен с входом запуска триггера 4, выход которого соединен с первым входом элемента И 5 и через элемент 6 задержки с входом второго блока 2 задания кодов, входная шина

7 соединена с входом первого блока 1 задания кодов и с входом умножителя 2g

8 частоты, выход которого соединен с вторым входом элемента И 5, выход последнего соединен со счетным входом счетчика 9 импульсов, вход предварительной установки записи которого соединен с выходом элемента 10 сравнения кодов, первая группа входов которого соединена с первой груп" пой входов сумматора 3, вторая группа входов — с выходами сумматора 3 и с информационными входами счетчика

9 импульсов, выход которого соединен с выходной шиной 11 и входом сброса триггера 4. Блоки 1 и 2 задания кодов могут быть выполнены в виде пе- 4р реключателей или регистров хранения.

Умножитель 8 частоты может быть выполнен в виде генератора импульсов с, кольцом фаэовой автоподстройки частоты и содержать непосредственно управляемый генератор 12 импульсов, выход которого соединен с выходом умножителя 8 частоты и через делитель

13 частоты импульсов с первым вхоцом фазового детектора 14, второй вхоц которого соединен с входом умножителя 8 частоты, выход - через актив ный фильтр 15 нижних частот с входом управляемого генератора 12 импульсов. Коэффициент умножения такого умножителя частоты определяется коэффициентом деления делителя 13 частоты импульсов, который выбирается равным величине а.

Число, записанное в счетчике 9, представляет собой остаток от деления b/à и определяет тот промежуток времени, на который необходимо задержать выходной импульс сумматора

3 с целью обеспечения. стабильности частоты следования выходных импульсов устройства. Так как выходная частота умножителя 8 в g раз больше входной частоты, то эта задержка осуществляется путем подачи выходных импульсов умножителя 8 через элемент 5 на счетчный вход счетчика

9 до его обнуления. При этом на его выходе появляется импульс, поступающий на нину 11, Последовательность чисел, записываемых в счетчик 9 с выхода сумматора 3, определяет те промежутки времени, на которые необходимо задерживать выходные импульсы сумматора 3, В процессе работы устройства выходные импульсы счетчика 9 возвращают триггер 4 в исходное состояние, закрывая тем самым элемент 5, Составитель А. Соколов

Редактор И,Шулла Техред А. Кравчук Корректор С.Черни

Заказ 5128/52 Тираж 899 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35,Раушская наб., д,4/5

Производственно-полиграфическое предприятие, г,Ужгород, ул. Проектная, 4 з 13471

Таким образом, поступлению каж— дых b импульсов на чход сумматора 3 соответствует а выходных импульсов сумматора 3 и счетчика 9. Следовательно, частота следования выходных импульсов счетчика 9 равна а

f = f

Формула изобретения

Делитель частоты с дробньм коэффициентом делания, содержащий первый и второй блоки задания кодов, выходы которых подключены соответ- 15 ственно к первой и второй группам входов сумматора, выход переноса которого соединен с входом запуска триггера, элемент задержки, счетчик импульсов, элемент И и входную 20 и выходную шины, о т л и ч а ю щ и йс я тем, что, с целью уменьшения побочных гармоник в выходном сигнале, в него введены умножитель частоты и элемент сравнения кодов, первая группа входов которого соединена с первой группой входов сумматора, вторая группа входов — с выходами сумматора и с информационными входами счетчика импульсов, выход — с входом предварительной установки счетчика импульсов, выход которого соединен с выходной шиной и с входом сброса триггера, выход которого соединен через элемент задержки с входом .второго блока задания кодов и непосредственно с первым входом элемента И, выход которого соединен со счетным входом счетчика импульсов, второй вход — с выходом умножителя частоты, вход которого соединен с входом первого блока задания кодов и с входной шиной.