Диагностируемый регистр

 

Изобретение относится к вычислительной технике и может быть использовано при построении тестопригодных устройств обработки цифровой информации. Целью изобретения является повышение быстродействия проверки разрядов регистра. Для этого в каж дый разряд регистра введены элемент ИЛИ и элемент РАВНОЗНАЧНОСТЬ, что позволяет определять техническое состояние регистра по выходу последнего разряда. Предлагаемый регистр приспособлен к ускоренному поиску места возникновения дефекта. В предлагаемом регистре возможно наращивание разрядности регистра без внесения дополнительной аппаратуры и без изменения системы диагностирования, что особенно важно при интегральном исполнении. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 G 11 С 19 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ "3

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ Вф (21) 4036365/24-24 (22) 12.03.86 (46) 23.03.88. Бюл. № 11 (72) М. М. Татур, В. А. Мищенко, В. С. Панчиков, С. Н. Изотов и Ю. И. Дубовик (53) 681.327.66 (088.8) (56) Уильямс Т. У., Перкер К. П. Проектирование контролируемых устройств.—

ТИИЭР, т. 71, 1983, № 1.

Самофалов К. Г. и др. Цифровые электронные вычислительные машины.— Киев:

Вища школа, 1983, с. 56.

ÄÄSUÄÄ 1383443 А1 (54) ДИАГ НОСТИ РУЕМЫ Й PE ГИСТР (57) Изобретение относится к вычислительной технике и может быть использовано при построении тестопригодных устройств обработки цифровой информации. Целью изобретения является повышение быстродействия проверки разрядов регистра. Для этого в каж дый разряд регистра введены элемент ИЛИ и элемент РАВ НОЗ НАЧ НОСТЬ, что позволяет определять техническое состояние регистра по выходу последнего разряда. Предлагаемый регистр приспособлен к ускоренному поиску места возникновения дефекта. В предлагаемом регистре возможно наращивание разрядности регистра без внесения дополнительной аппаратуры и без изменения системы диагностирования, что особенно важно

И при интегральном исполнении. 1 ил.

1383443

Формула изобретения

Изобретение относится к вычислительной технике и может быть использовано при построении тестопригодиых устройств обработки цифровой информации.

Цель изобретения — повышение быстродействия проверки регистра.

На чертеже приведена функциональная схема диагностируемого регистра.

Регистр содержит две группы элеменов И-НЕ 1 и 2, группу элементов РАВНОНАЧНОСТЬ 3, группу элементов ИЛИ 4, ходы 5 записи информации в регистр, вход 6 становки регистра в исходное состояние, ходы 7 и 8 управления регистра U и U и выходы 9 регистра.

Регистр функционирует сл едующим образом.

В зависимости от сигналов управления

Ui u Uz регистр имеет два режима рабоы: основной и режим диагностирования, основном режиме вход 7 управления U меет сигнал логической «1» (состояние вхоа 8 — Uq при этом не имеет значения). выходов элементов ИЛИ сигнал логичесой «1» обеспечивает прямое замыкание обатных связей триггеров через элементы

АВ НОЗНАЧ НОСТЬ, и устройство выполНяет, без каких-либо ограничений, функции

Параллельного регистра — известного устройства.

Подготовка регистра к диагностировайию заключается в установке его в исходйое состояние (11...1) с помощью входа 6 установки. Для этого на. вход 6 подается

Сигнал — импульс отрицательной полярности.

Диагностирование осуществляется в два этапа.

На первом этапе проверяются неисправности типа «О» на выходах 9 триггеров и лементов ИЛИ 4. Для этого на вход 7 подается логический «О», а на вход 8 — логическая «1». Если неисправности отсутствуют, го с выходов элементов ИЛИ сигнал логической «1» обеспечивает дальнейшее прямое замыкание обратных связей в триггерах, а

Следовательно, дальнейшее хранение единиц в каждом разряде регистра. В этом случае на выходе последнего разряда устанавливается логическая «1».

Если в схеме регистра имеется неисправность типа «О» на выходе 9 триггера разряда i либо элемента ИЛИ разряда i+1, то в триггере разряда i+1 на вход элемента РАВНОЗНАЧНОСТЬ подается сигнал логического «О», который инвертирует обратную связь этого триггера. В результате такого инвертирования в цепи обратной связи триггера разряда i+I имеется нечетное число инвертирований (три), следовательно, триггер находится в неустойчивом состоянии и генерирует импульсы типа меандр.

Первое же перебрасывание триггера разряда i+ 1 из «1» в «0» приводит к появ10

50 лению сигнала логический «О» на выходе элемента ИЛИ разряда i+2 и также вызывает инвертирование обратной связи триггера разряда i+2, а следовательно, его перебрасывание из «1» в «О». Аналогично асинхронный процесс перебрасывания триггеров из

«1» в»0» осуществляется до последнего разряда. Первое же перебрасывание из «1» в

«О» триггера последнего разряда свидетельствует о диагнозе, что в регистре имеется неисправность типа «О» на выходе 9 одного из триггеров либо на выходе любого элемента ИЛИ 4.

Если перебрасывания «1» в «О» на выходе 9 последнего разряда регистра не происходит, т. е. на выходе 9 последнего разряда — сигнал «!», то осуществляется второй этап диагностирования.

На втором этапе проверяются неисправности типа «1» на выходах 9 триггеров и на выходах элементов ИЛИ 4. В регистре продолжает храниться состояние (11...1) .

Сигнал управления U> сохраняет свое значение, т. е. V =0, а сигнал управления

U2 принимает значение U2=0. Тогда на выходах элементов ИЛИ всех разрядов, за исключением первого, присутствует сигнал логической «1». Обратная связь не инвертируется, триггера хранят «1». С триггера первого разряда с выхода элемента ИЛИ на элемент PAB HO3 НАЧ НОСТЬ подают сигнал логического «О», инвертирующий обратную связь. Триггер первого разряда переходит в неустойчивое состояние и перебрасывается из «1» в «О», порождая тем самым процесс перебрасывания триггеров из

«1» в «0» до последнего разряда регистра, что свидетельствует об отсутствии в регистре неисправности типа 1 на выходах 9 триггеров и выходах элементов ИЛИ.

Если же указанные неисправности присутствуют в регистре, то в месте их возникновения процесс диагностирования прерывается и,в остальных разрядах регистра по-прежнему хранятся единицы, а с выхода последнего разряда снимается сигнал «1», что свидетельствует о наличии неисправностей типа 1.

Таким образом, за счет введения в каждый разряд регистра элементов ИЛИ и РАВНО3 НАЧ НОСТЬ обеспечивается проверка работоспособности каждого из разрядов регистра в асинхронном режиме, что приводит к повышению быстродействия проверки регистраа.

Диагностируемый регистр„содержащий в каждом разряде триггер, состоящий из двух элементов И-НЕ, причем выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, вторые входы первых элементов И-НЕ являются входами записи регистра, вторые входы вторых элементов И1383443

Составитель А. Яковлев

Редактор И. Дербак Техред И. Верес Корректор О. Кравцова

Заказ 919/52 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

HE являются входом установки регистра в исходное состояние, а выходы являются информационными выходами регистра, отличающийся тем, что, с целью повышения быстродействия проверки регистра, в каждый разряд регистра введены элемент ИЛИ и элемент РАВНОЗНАЧНОСТЬ, причем выход второго элемента И-НЕ данного разряда соединен с первым входом элемента ИЛИ следующего разряда и первым входом элеI мента РАВНОЗНАЧНОСТЬ данного разряда, выход которого соединен с первым входом первого элемента И-НЕ, вторые входы элементов ИЛИ являются входом режима

5 хранения регистра, выход элемента ИЛИ в каждом разряде соединен с вторым входом элемента РАВ НОЗ НАЧ НОСТЬ, первый вход элемента ИЛИ первого разряда регистра является входом режима диагностики регистра.

Диагностируемый регистр Диагностируемый регистр Диагностируемый регистр 

 

Похожие патенты:

Изобретение относится к вычислительной технике и монет быть использовано при создании высоконадежных запоминающих и вычислительных систем

Изобретение относится к вычислительной технике и может быть использовано для выявления неисправных микросхем постоянной памяти

Изобретение относится к запоминающим устройствам и может быть использовано в качестве буферного запоминающего устройства для связи ЭВМ с объектом испытаний в задачах отладки и диагноза цифровой аппаратуры

Изобретение относится к вычислительной технике и может быть использовано для исправления одиночных и обнаружения многократных ошибок в памяти и магистралях передачи данных

Изобретение относится к вычислительной технике и может быть использовано при создании в интегральном исполнении оперативнъ1х -запоминающих устройств со встроенной Sy55.j;-at: .;.

Изобретение относится к вычислительной технике и может найти применение для наладки, записи и контроля блоков программируемых постоянных запоминающих устройств, Цель изобретения - расширение области применения за счет возможности работы с постоянной памятью большого объема

Изобретение относится к вычислительной технике и может быть использовано в качестве основного запоминакидего устройства в вычислительных системах

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам с коррекцией ошибок

Изобретение относится к области вычислительной техники, а именно к запоминающим устройствам, и может быть применено для коррекции ошибок в каналах передачи блоков информации из накопителей на магнитных лентах, дисках,в частности для исправления пакетов ошибок при считывании информа ции из запоминаюпщх устройств на цилиндр ическргх магнитных доменах

Изобретение относится к вычислительной технике и может быть примене но для задержки передаваемой информации

Изобретение относится к цифровой технике и может быть использовано при создании электронных линий задержки

Изобретение относится к запоминающим устройствам и может быть использовано в качестве буферного запоминающего устройства для связи ЭВМ с объектом испытаний в задачах отладки и диагноза цифровой аппаратуры

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и предназначено для сопряжения периферийных устройств с ЭВМ, имеющими параллельный интерфейс

Изобретение относится к вычислительной т ехнике и может быть использовано в устройствах параллельной обработки и индикации информации

Изобретение относится к вычислительной технике и может быть при13 /4 Фиг

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех
Наверх