Преобразователь последовательного кода в параллельный

 

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано в узлах сопряжения цифровых устройств. Целью изобретения является расширение функциональньпс возможностей за счет обеспечения контроля работы преобразователя , В преобразователь по

СО)ОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (б)) 4 Н 03 И 9/00

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ с .Я . (21) 4139167/24-24 (22) 27.10.86

К А BTOPGHOMV СВИДЕТЕЛЬСТВУ (46) 23.03.88. Вюл. № 11 (72) Ю.В.Гладков, Е.А.Евсеев и Ю.А.Плужников (53) 681.325(088.8) (56) Авторское свидетельство СССР

¹- 354410, кл. H 03 M 9/00, 1970.

Авторское свидетельство СССР № 628485, кл. Н 03 M 9/00, 1976. (54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ (57) Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано в узлах сопряжения цифровых устройств.

Целью изобретения является расширение функциональных возможностей за счет обеспечения контроля работы преобразователя, В преобразователь по! лед(1вяте(сьно о кодя в параллельный, ( содержащий группу триггеров 28, рас-!

1ределитель импульсов 5, элемент НЕ 6, Дополнительно введены элементы ИЛИ

9-11, схема поразрядного сравнения /, формирователь (см((уль(.((Р Й, Схема (!()— разрядного сравнения 7 с олс.рант группы элементов И 29, 30, группы элементов ИЛИ 31, 32 и элемент ИЛИ-НЕ 24.

1 з.п. ф-ль(, 3 ил.

Изобретение относится к автомати.— ке и вычислительной технике и может быть использовано в узлах согласова.— ния и связи устройств вычислительной и измерительной техники.

Целью изобретения является расши(рение функциональных возможностей за ,счет обеспечения контроля работы пре, образователя.

На фиг. 1 приведена блок-схеМа 10 преобразователя; на фиг. 2 — временные диаграммы, соответствующие нормальной работе устройства без сбоев; на фиг. 3 — временные диаграммы, со-. ответствующие нарушению работы уст- 15 ройства.

На фиг. 2 и 3 приняты следующие, обозначения: а — вхоцной сигнал на входе 27 устройства; б, в, г, д— ( сигналы соответственно на первом, .втором, третьем и четвертом выходах распределителя 5; е — сигнал на выходе формирователя 8; ж, з, и, к — сиг- налы на прямых выходах триггеров 1-4 соответственно, л — сигнал на выходе устройства.

Преобразователь последовательного кода в параллельный содержит триггеры 1-4, распределитель 5 импульсов, элемент HE 6, схему 7 поразрядного 30 сравнения, формирователь 8 импульсов, элементы ИЛИ 9-11.

Схема 7 поразрядного сравнения состоит из элементов И 12-17, элементов ИЛИ !8-23, элемента ИЛИ-НЕ 24„

Кроме того, преобразователь имеет элемент И-НЕ 25 элемент 26 задержки,, информационный вход 27 преобразователя.

40

С выхода элемента И 16 единичный сигнал поступает на вход элемента ИЛИ45

Триггеры 1-4 в совокупности образуют группу 28 триггеров, элемен-. ты И 12, 14 и 16 образуют первую группу 29 элементов И, элементы И 13, 15 и 17 образуют вторую группу 30 элементов И, элементы ИЛИ 18, 20 и 22 образуют первую группу 31 элементов

ИЛИ, элементы ИЛИ 19, 21 и 23 образуют вторую группу 32 элементов ИЛИ.

Преобразователь последовательного кода в параллельный работает следующим образом.

В исходном состоянии устройства триггеры 1-4 находятся в исходном состоянии, при котором на прямых вы-. ходах триггеров — нулевые уровни сигналов, а на инверсных — единичные. На выходах распределителя 5 находятся нулевые уровни сигналов, на выходе формирователя 8 — единичный уровень сигнала, на выходе элемента ИЛИ-HE

24 — нулевой уровень.

Входной информационный сигнал с входа 27 (фиг, 2а), принимающий на первом такте единичное значение, поступает на первые S-входы, а также через элемент НЕ 6 — на первые R-вхо- . ды триггеров 1-4.

С некоторой задержкой на первом выходе распределителя 5 появляется сигнал (фиг. 2б), поступающий на вторые R- u S-входы триггера 1 непосредственно и на вторые R- u S-входы триггеров 2-4 через элементы ИЛИ 9-11.

Триггеры 1-4 устанавливаются в единичное состояние (фиг. 2ж,з,и,к), при котором единичные сигналы с прямых выходов триггеров поступают на первые входы элементов И 12, 14 и 16, а также через элемент ИЛИ 18 — на второй вход элемента И 12. Единичный сигнал с выхода элемента И 12 через элемент ИЛИ 20 поступает на второй вход элемента И 14, с выхода которого через элемент ИЛИ 22 единичный сигнал поступает на второй вход элемента И 16.

1383508

НЕ 24 и подтверждает íà его выходе нулевой уровень сигнала (фиг.2л).

Сигнал с выхода элемента ИЛИ 11 поступает также и на вход формирователя 8. Через время задержки, определяемое элементом 26 задержки, на выходе формирователя 8 устанавливается нулевой сигнал (фиг. 2е), который подается на вход элемента ИЛИ-НЕ 24. Ho Ip из-за того, что действует единичный сигнал с выхода элемента И 16,. на выходе элемента ИЛИ-НЕ 24 остается нулевой уровень сигнала (фиг. 2л).

Первый такт преобразования завершен,15 входной единичный сигнал поступил параллельно на все триггеры 1-4, показания всех триггеров 1-4 сравнились между собой схемой 7, нарушений работы нет, поэтому на выход устрой- 2О ства поступает нулевой сигнал.

На втором такте работы устройства сигнал с входа 27 (фиг. 2а) поступает через элемент НЕ 6 на первые R-входы триггеров 1-4. С некоторой за- 25 держкой на втором выходе распределителя 5 появляется сигнал (фиг.2в), поступающий на вторые R- u S-входы триггеров 2-4 через элементы ИЛИ 9-11.

Триггеры 2-4 возвращаются в исход- 30 ное состояние (фиг.2з,и,к), при котором единичные сигналы с инверсных выходов триггеров поступают на входы разрядов схемы 7 поразрядного сравнения.

Одновременно сигнал с.второго выхода распределителя 5 (фиг.2в) через элемент ИЛИ 19 поступает на второй вход элемента И 13 и распространяется через цепочку элементов И 13 ИЛИ 4р

21 — И 15 — ИЛИ 23 — И 17, в которой элементы И 13, 15 и 17 подготовлены по первым входам единичными сигналами с инверсных выходов триггеров 2-4.

Сигнал с .второго выхода распреде-. 45 лителя 5 через элемент ИЛИ 11 посту пает также на вход формирователя. 8, на выходе которого с некоторой задержкой устанавливается нулевой уровень (фиг. 2е) и подается на вход элемента ИЛИ-НЕ 24.

Однако на другой вход элемента

ИЛИ-HE 24 поступает единичный сигнал с элемента И 17, поэтому на выходе элемента ИЛИ-HE 24-и на выходе устройства остается нулевой уровень сигнала.

Второй такт преобразования завершен, входной сигнал нулевого уровня зафиксирован триггером 2 данного разряда и триггерами 3 и 4. Показания триггеров сравнились между собой схемой 7, нарушений работы нет, поэтому на выходе устройства формируется сигнал нулевого уровня.

На третьем такте работы преобразователя единичный сигнал с входа 27 (фиг. 2а) поступает на первые S-входы триггеров 1-4, С некоторой задержкой на третьем выходе распределителя 5 формируется сигнал (фиг. 2г), поступающий.через элементы ИЛИ 10 и 11 на вторые R- u S-входы триггеров 3 и 4.

Триггеры 3 и 4 переключаются в единичное состояние (фиг. 2и,к), при котором единичные сигналы с прямых выходов поступают на первые входы элементов И 14 и 16 схемы 7 срав- . нения.

Одновременно сигнал с третьего выхода распределителя 5 через элемент

ИЛИ 20 поступает на второй вход элемента И 14 и распространяется через элементы И 14, ИЛИ 22, И 16 и подтверждает нулевой уровень на выходе элемента HIIH-HE 24 и на выходе устройства.

Сигнал с третьего выхода распределителя 5 через элемент ИЛИ 11 также поступает на формирователь 8, на выходе которого с некоторой задержкой устанавливается нулевой уровень сигнала (фиг. 2е) и поступает на вход элемента ИЛИ-НЕ 24. На вход элемента ИЛИ-НЕ 24 продолжает поступать единичный сигнал с элемента И 16, поэтому на выходе элемента ИЛИ-HE 24 остается нулевой уровень сигнала.

Третий такт преобразования завершен, входной единичный сигнал зафиксирован триггерами 3 и 4, показания триггеров проконтролированы, нарушений работы нет, на выход устройства поступает сигнал нулевого уровня.

На чертертом такте работы преобразователя сигнал нулевого уровня с входа 27 (фиг. 2а) через элемент НЕ 6 поступает на первые R-входы триггеров 1-4.

С некоторой задержкой на,третьем выходе распределителя S формируется сигнал (фиг. 2г), поступающий через элемент HjIH 11 на вторые R- u S-входы триггера 4 и на вход формирователя 8, I

Триггер 4 возвращается в исходное состояние (фиг.2к), при котором еди1383508

»ичный сигнал с инверсного выхода поступает на первый вход элемента И . 17, »а второй вход которого поступает импульс с четвертого выхода распреде- 5 лителя через элемент ИЛИ 23 °

Сигнал единичного уровня с выхода элемента И 17 поступает на вход элемента ИЛИ-HE 24 и подтверждает нулевой уровень на выходе устройства. На 10 выходе формирователя 8 устанавливает( ся нулевой уровень сигнала (фиг.2е),, íî на выходе элемента. ИЛИ-НЕ 24 под держивается нулевой уровень единичным сигналом, поступающим на его вто- 15 рой вход.

Четвертый такт преобразования завершен, входной сигнал нулевого уров,ня зафиксирован триггером 4, работа которого проверена на трех предыдущих 20 ,тактах.

Цикл преобразования последователь,ного кода, поступившего на вход 27, ( завершен. 25

Выходной параллельный код зафиксирован на триггерах 1-4, преобразование, кода выполнено без нарушения работы устройства, поэтому сигнал неисправности на выходе устройства не был сформирован.

Рассмотрим в качестве примера работу преобразователя с нарушениями при поступлении той же входной последова тельности 1-0-1-0.

Входной информационный сигнал с входа 27 (фиг. За), принимающий на первом такте единичное значение, поступает на первые S-входы триггеров

1-4. На первом выходе распределите-, ля 5 появляется сигнал (фиг. Зб), поступающий на вторые R- u S-входы триггера 1 непосредственно и на вторые

S- u R-входы триггеров 2-4 через элементы ИЛИ 9-11.

Триггеры t, 2 и: 4 устанавливаются в единичное состояние (фиг. Зж,з.к), при котором единичные сигналы с пря" мых выходов триггеров поступают на. первые входы элементов ИЛИ 18 и

И 12, 16.

Рассмотрим случай, когда происходит нарушение работы третьего разряда преобразователя, триггер 3 остается в исходном состоянии (фиг.Зи).

Сигналы с выходов триггеров 1-4 55 поступают на разрядные входы схемы 7 сравнения. Единичный сигнал с прямого выхода триггера 1 через элемент ИЛИ

18, через элеме»т И !2 подготовленный по первому входу, и далее через элемент ИЛИ 20 поступает на второй вход элемента И 14.

Элемент И 14 закрыт по первому входу нулевым сигналом с прямого выхода триггера 3, поэтому на выходе элемента И 14 остается нулевой уровень сигнала.

На второй вход элемента И 15 поступает также нулевой сигнал с элементов И 13 и ИЛИ 21, так как на первый вход элемента И 13 поступает сигнал нулевого уровня с инверсного выхода триггера 2. Сигналы нулевого уровня с выходов элементов И 14, 15 и ИЛИ 22, 23 закрывают.по вторым входам элементы И 16 и 17, с выходов которых сигналы нулевого уровня поступают на входы элемента ИЛИ-HE 24.

Сигнал с первого выхода распределителя через элемент ИЛИ 11 поступает также на вход формирователя 8, на выходе которого с некоторой задержкой устанавливается сигнал нулевого уровня (фиг. 2е), поступающий на вход элемента ИЛИ-НЕ 24 ° На выходе элемента ИЛИ-НЕ 24 устанавливается сигнал единичного уровня (фиг.Зл) и поступает на выход устройства, тем самым фиксируется нарушение работы преобразователя, заключающееся в том, что триггер 3 не переключается в единичное состояние.

Первый такт преобразования завершен, входной единичный сигнал поступил на триггеры 1, 2 и 4. Триггер 3 из-за нарушения работы остался в исходном состоянии. Показания триггеров не совпали, это свидетельствует о нарушении работы, на выходе устройства сформирован сигнал ошибки, Сигнал ошибки может быть воспринят последующими устройствами контроля выходного кода или повторения передаваемой кодовой посылки.

На втором такте сигнал на входе 27 принимает нулевое значение (фиг.3a), этот сигнал через инвертор 6 поступает на первые R-входы триггеров 1-4.

С некоторой задержкой на втором выходе распределителя 5 появляется сигнал (фиг. Зв), поступающий на вторые

R- u S-входы триггера 1 непосредственно и на вторые К- и $-входы триггеров 2-4 через элементы ИЛИ 9-11.

Триггеры 1, 2 и 4 возвращаются в исходное состояние (фиг. Зж,з,к), при

1383508 котором единичные сигналы с инверсных выходов поступают на первые входы элементов ИЛИ 19 и И 13, 17.

Сигнал единичного уровня с выхода элементов ИЛИ 19 распространяется через элементы И 13 и ИЛИ 21, далее через элемент, И 15, подготовленный по первому входу единичным сигналом с инверсного выхода триггера 3, и далее через элементы ИЛИ 23 и И 17 на второй вход элемента ИЛИ-НЕ 24, подтверждая нулевой уровень сигнала на

его выходе (фиг. Зл).

Второй такт преобразования завершен, входной сигнал нулевого уровня зафиксирован триггерами 1-4, показания которых совпали между сббой.

На выход устройства поступает сигнал нулевого уровня.

На третьем такте работы преобразователя единичный сигнал с входа 27 (фиг. За) поступает на первые S-входы триггеров 1-4. С некоторой задержкой на третьем выходе распределителя 5 формируется сигнал (фиг ° Зг), поступающий через элементы ИЛИ 10 и 11 на вторые R- u S-входы триггеров 3 и 4.

Триггер 4 переключается в единичное состояние (фиг. Зк), а триггер 3 из-за нарушения работы остается в исходном состоянии (фиг.Зи), при котором единичный сигнал с его инверсного выхода открывает по первому входу элемент И 15. Импульс с третьего выхода распределителя 5 через эле- 35 мент ИЛИ 21, элемент И 15 и элемент

ИЛИ 23 поступает на второй вход элемента И 17, но элемент И 17 закрыт по первому входу нулевым сигналом с инверсного выхода триггера 4. Элемент 40

И 1б также закрыт по второму входу сигналом нулевого уровня с элементов

И 14, ИЛИ 22. Поэтому на входах. элемента ИЛИ-НЕ 24 действуют сигналы нулевого уровня. Когда и на третьем 45 входе элемента ИЛИ-НЕ 24 с выхода формирователя 8 устанавливается нулевой уровень сигнала (фиг. 3e), то на выходе элемента ИЛИ-НЕ 24 формируется единичный сигнал (фиг. Зл), кото- 50 рый поступает на выход 28 устройства и фиксирует возникшее нарушение работы преобразователя.

Третий такт преобразования завершен, на вход 27 устройства поступил единичный сигнал, но из-за нарушения работы триггер 3 остался в исходном состоянии, а триггер 4 переключился в единичное состояние. Показания триггеров 3 и 4 не совпали, на выход устройства поступил сигнал нарушения работы устройства.

Дальнейшая работа преобразователя происходит аналогично.

На каждом К-м такте входной сигнал запоминается К-м триггером информационного разряда и (N-К) триггерами последующих разрядов. Показания (N-К+1) триггеров сравниваются между собой, нормальной работе устройства без сбоев и без отказов соответствует совпадение показаний триггеров.

Несовпадений показаний триггеров свидетельствует о нарушении работы элементов преобразователя, о нарушении, которое выявляется оперативно в процессе основной работы, при этом ,сразу же на данном такте преобразова,ния на выход устройства поступает сигнал неисправности, тем самым влияние нарушения работы может быть нейтрализовано сразу же на данном такте преобразования.

Преобразование первых (N-1) разрядов всегда происходит с более высокой контролирующей способностью, т.е. имеется возможность более полно выявить нарушения работы преобразователя, чем в известном устройстве. Преобразование остальных разрядов (Р+1) в предлагаемом устройстве осуществляется с контролирующей способностью не хуже, чем в известном.

В случае, если входная информация представляется словами переменной длины, то при поступлении коротких слов лишние разряды преобразователя используются для дополнительного резервирования информационных разрядов и повышают контролирующую способность устройства.

Формула изобретения

1. Преобразователь последовательного кода в параллельный, содержащий распределитель имцульсов и группу иэ

N триггеров,,где N — - число выходных разрядов, причем первые S-входы триггеров объединены и подключены к информационному входу преобразователя, который через элемент НЕ соединен с первыми R-входами триггеров группы, вторые R- u S-входы первого триггера группы соединены с первым выходом распределителя импульсов, о т л и1383508

Т

П ( а ю шийся тем, что, с целью расширения функциональных возможностей эа счет обеспечения контроля работы преобразователя, в него введены (N-1) элементов ИЛИ, формирователь импульсов и схема поразрядного сравнения, первая и вторая группы входов которой соединены соответственно с ямыми и инверсными выходами тригге-10 ов группы, i-й (д=1+И) выход распрееления импульсов соединен с i-ми ходами с i-го по (N-1)-й элементы

Ф4 выходы которых соответвенно соединены с вторыми К- и S-входами с (+1)-го по N-й триггеров группы, j-й (j=2+N) выход распределителя им » льсов соединен с (j-1)-м входом опроса поразрядной схемы сравнения, и вход опроса которой соединен с 2р выходом формирователя импульсов, вход которого соединен с выходом (N-1)- го э емента ИЛИ, выход поразрядной схесравнения является выходом преоб- . разователя. 25

2. Преобразователь по п. 1, о тл и ч а ю шийся тем, что в нем с1 ема поразрядного сравнения содержит элемент ИЛИ-НЕ, первую и вторую груп1 g а д пы из (N-1) -ro элемента И, первую и вторую группы из (N-1)-го элемента

KIN первые входы первых элементов

ИЛИ обоих групп соответственно соединены с входами первых разрядов первой и второй групп разрядных входов схемы поразрядного сравнения, первые входы К-х (K=2+N-1) элементов ИЛИ первой и второй групп соответственно соединены с выходами (К-1)-х элементов И первой и второй групп, первые входы которых соединены с выходами (К-1)-х элементов ИЛИ первой и второй групп соответственно, вторые входы К-х элементов ИЛИ первой и второй групп объединены и являются К-ми входами опроса поразрядной схемы сравнения, К-й вход опроса которой соединен с первым входом элемента

ИЛИ-НЕ, второй и третий входы которого соединены с выходами (N-1)-х элементов И первой и второй групп соответственно, а выход элемента ИЛИНЕ является выходом схемы поразрядного сравнения, входы с второго по (N-1)-й первой и второй групп которой соединены соответственно с вторыми входами элементов И первой и второй групп.

Составитель M.ÀðøàBñêèé

Редактор Л.Лангазо Техред М. Ходанич Кор екторМ.Шароши рp

Заказ 1351/55 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Óæroðîä, ул.Проектная, 4