Устройство для преобразования сигналов фотоэлектрического датчика

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах дистанционного управления механизмами . Изобретение позволяет повысить точность преобразования, что достигается уменьшением вероятности ложного срабатьшания. Устройство содержит реверсивный циклический регистр 1, логический блок 2, схемы 3, 6 и 11 задержки, элементы И 4 и 7, триггер 5, формирователь 8, коммутаторы 9, и 10, входные клеммы 15 и 16, выходные клеммы 12, 13 и 14. В данном устройстве анализ последовательного кода сигналов датчика для дальнейшей селекции и определения направления счета, осуществляется путем сравнения его с параллельным кодом имитатора , управление которым осуществляется сигналами достоверности и направления счета. Этим исключается влияние внешних помех на работу устройства , что повьшает качество преобразования за счет уменьшения ошибок счета. 1 ил. 5S (Л с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 C 0! 3 5/249

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4139382/24-21 (22) 27.10.86 (46) 07.04.88.Бюл. Ф 13 (71) Свердловское отделение Института "Тяжпромзлектропроект" (72) В.Е.Будницкий (53) 681.325(088.8) (56) Ячейка формирователя-учетверителя импульсов 2Я119-У4. Техническое описание и инструкция по эксплуатации 6ЛА. 539.179 ТО, СССР, 1976 ° (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

СИГНАЛОВ ФОТОЭЛЕКТРИЧЕСКОГО ДАТЧИКА (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах дистанционного управления механизмами. Изобретение позволяет повысить точность преобразования, что достигается уменьшением вероятности ложного срабатывания. Устройство содержит реверсивный циклический регистр I логический блок 2, схемы 3, 6 и 11 задержки, злементы И 4 и 7, триггер

5, формирователь 8, коммутаторы 9, и 10, входные клеммы 15 и 16, выходные клеммы 12, 13 и 14. В данном устройстве анализ последовательного кода сигналов датчика для дальнейшей селекции и определения направления счета, осуществляется путем сравнения его с параллельным кодом имитатора. управление которым осуществляется сигналами достоверности и на" правления счета. Этим исключается влияние внешних помех на работу устройства, что повышает качество преобразования за счет уменьшения ошибок счета. 1 ил.

1386849

Изобретение относится к автоматие и вычислительной технике и может

ыть использовано в устройствах дисанционного управления механизмами.

Целью изобретения является повышеНие точности преобразования путем уменьшения вероятности ложного сраба гывания.

В данном устройстве анализ послеовательного кода сигналов датчика ля дальнейшей селекции и определеия направления счета осуществляется утем сравнения ceo с параллельным одом имитатора, реализованного на сдвигающем четырехраэрядном реверсивном циклическом регистре и специальном коммутаторе. Входы имитатора не имеют непосредственной связи с входными сигналами, а управление им 20 осуществляется сигналами достоверности и направления счета, вырабатываемым узлами устройства, обладающими способностью отстройки от помех.

Таким образом, исключается влия- 25 ние внешних помех на работу устройст ва что повышает качество преобразоУ

; вания sa счет уменьшения ошибок счета.

На чертеже приведена схема устрой- 30 ства.

Устройство содержит реверсивный циклический регистр 1, логический блок 2, первую схему 3 задержки, вторую схему И 4, триггер 5, третью схе-35 му 6 задержки, первую схему И 7, формирователь 8, первый коммутатор 9, второй коммутатор 10 вторую схему 11 задержки, выходные клеммы 12 — 14 и входные клеммы 15 и 16, 40

Устройство включает также последовательно соединенные две схемы 3 и ll задержки и формирователь 8, подключенный к сигнальному входу первого коммутатора 9, неинвертирующий вы-45 ход триггера 5 подключен к первому адресному входу первого коммутатора

9 инверсный выход триггера соединен ь с вторым адресным входом первого коммутатора 9, выходные клеммы 13 и 14 соединены с выходами первого коммутатора, а выходная клемма 12 соединена с неинвертирующим выходом триггера 5, сдвигающий реверсивный циклический регистр 1 подключен четырьмя выходами к соответствующим сигнальным входам второго коммутатора 10, управ,ляющим входом — к неинвертирующему выходу триггера 5 и управляющему входу второго коммутатора О, а сигяаль" ным входом — к выходу первой схемы

И 7 и к входу первого блока 3 задержки; две входных клеммы !5 и 16 соединены с первыми двумя входами логичес- кого блока 2, два вторых входа которого соединены с выходами второго коммутатора 10, а выход логического блока 2 соединен с первыми входами схем И 4 и 7 и входом схемы 6 задержки второй вход второй схемы И 7 соединен с выходом первой схемы 6 задержки, а выход " с входом триггера 5.

Устройство работает следующим образом.

На два первых входа логического блока 2 поданы сигналы L u L с вход1 ных клемм 15 и 16 датчика, представляющие собой две импульсные последовательности, сдвинутые одна относиа тельно другой на угол 90

Одна из пар выходов сдвигающего регистра 1 коммутируется вторым коммутатором 10 на два вторых входа логического блока 2(сигналы И „и М ), Сигнал на выходе логического блока 2 подается на первую схему временной селекции, составленную из третьей схемы 6 задержки и первой схемы И 7, выход которой (сигнал достоверности) через первую схему 3 задержки подан на вход второй схемы И 4 и через вторую схему 11 задержки на формирователь 8, На другой вход схемы И 4 подан сигнал с блока 2.

Сигнал формирователя 8 подается на сигнальный вход первого коммутатора 9, Выходные сигналы коммутатора

9, поступающие на клеммы 13 и 14, предназначены для подачи на накопитель (обычно реверсивный счетчик), управляемый сигналом с триггера 5, поступающий и на клемму 12. Сдвигающий регистр 1 по каждому сигналу достоверности на своем сигнальном входе осуществляет циклический сдвиг занесенного предварительно кода 001 1 на один разряд вправо или влево в зависимости от значения сигнала на его управляющем входе, Второй коммутатор 10 предназначен для коммутации первых двух или вторых двух выходов сдвигающего регистра на входы логического блока 2. Коды пар этих выходов инверсны один относительно другого, т„е. сдвинуты на два счета.

1386849 ь„м м чь ь м м (i) Логический блок 2 предназначен для решения следующего логического

Y = L ЬгММvL L МM NL

При невыполнении условия правой части выражения Я), т. е. при несовпадении кодов L L< и М, М, выра1 батывается единичный сигнал Y посту10 пающий на первую схему временной селекции.

Первая схема временной селекции (схема 6 задержки и схема И 7) предназначена для выделения полезного сигнала среди помех по длительности, т,е, режекции входных сигналов, длительностью менее минимально допустимой —, . При этом схемой 7 вырабатывается сигнал достоверности, по которому код реверсивного циклического регистра сдвигается вправо или влево на один разряд в зависимости от полярности сигнала на управляющем входе регистра. 25

Сигнал достоверности, кроме того, запускает первую схему задержки с длительностью ь л + р+ + 5 (2) где c, <, . — соответственно врер о мя срабатывания второго коммутатора, реверсивного регистра и логического блока.

Если перестройка сдвигающего регистра З5 сдвигом его кода на один разряд не приводит к совпадению кода на блоке

2, т.е. выходной сигнал остается единичным по прошествии времени +

+7 то на выходе схемы И 4 появля40 г ется сигнал, констатирующий реверс датчика. По этому сигналу опрокидывается триггер 5, вырабатывающий потенциал управления, по которому сдвигающий регистр 1 переводится на новое направление сдвига, а второй коммутатор l0 переключается на другую пару выходов, код которой является сдвинутым на 2 такта по отношению к коду предыдущей пары выходов, анали50 зированному до обнаружения реверса.

Формирователь 8 вырабатывает с задержкой на время „ выходной импульс установленной длительности, который поступает через выходной коммутатор 9 на шину прямого или обратного счета (сигналы В„ и В ). Задержка выходного сигнала на время „ выражения, записанного в совершенной дизъюнктивной нормальной форме: необходима для обеспечения срабатывания схемы 4, триггера 5 и коммутатора 9, определяющих новое направление счета, Таким образом, вследствие осуществления анализа кода импульсных последовательностей датчика путем сравнения его с кодом, реализованным ии сдвигающим реверсивным циклическим регистром, не имеющим непосредственных связей с внешними сигналами, управляемыми сигналами самого устройства, отстроенными от помех, удается уменьшить влияние внешних помех на работу устройства и повысить этим точность преобразования, Формула и э о б р е т е н и я

Устройство для преобразования сигналов фотоэлектрического датчика, содержащее логический блок, последовательно соединенные две схемы задержки и формирователь, подключенный к сигнальному входу первого коммутатора, две схемы И и триггер, неинвертирующий выход которого подключен к первому адресному входу первого коммутатора, инверсный выход триггера соединен с вторым адресным входом первого коммутатора, выходные клеммы соединены с выходами первого коммутатора.и неинвертирующим выходом триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения точности преобразования за счет уменьшения вероят ности ложного срабатывания, в него введены третья схема задержки, второй коммутатор, сдвигающий реверсивный циклический регистр, подключенный четырьмя выходами к соответствуюппм сигнальным входам второго коммутатора, управляющим входом — к неинвертирующему выходу триггера и к уп- равляющему входу второго коммутатора, а сигнальным входом. — к выходу первой схемы И и к входу первого блока задержки, два информационных входа устройства соединены с первыми двумя входами логического блока, два вторых входа которого соединены с выходами второго коммутатора, а выход логического блока соединен с первыми

1386849

5 входами схем И, второй вход второй схемы И соединен с выходом первой схемы задержки. а выход — с входом триггера.

Составитель А.Игнатов

Техред Л. Олийнык Корректор Г. Решетник

Редактор А.Ворович

« ю

Заказ 1487/40 Тираж 717 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие„ г. Ужгород, ул. Проектная, 4