Устройство для определения закона распределения

 

Изобретение относится к области статистической обработки случайных величин и может ислользоваться для олределения закона распределения при малом числе наблюдений. Целью изобретения является повышение точности определения закона распределения. Работа устройства включает три этапа . На первом этапе определяются два параметра распределения. Для этого

СОЮЗ СО8ЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК (511 4 G 06 Е 15/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4128405/24-24 (22) 23.09.86 (46) 15.04.88, Бюл. 1! 14 (7!) Уфимский авиационный институт им.Серго Орджоникидзе (72) Ю.Е.Алыпов и С.В.Фатиков (53) 681.3 (088.8) (56) Авторское свидетельство СССР

Ф 964653, кл. G 06 F 15/36, 1982.

Авторское свидетельство СССР

Ф 1233164, кл.G 06 F 15/36, 1984.

„;SU„„1388900 А 1 (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАКОНА РАСПРЕДЕЛЕНИЯ (57) Изобретение относится к области статистической обработки случайных величин и может использоваться для определения закона распределения при малом числе наблюдений. Целью изобретения является повышение точности определения закона распределения.

Работа устройства включает три этапа. На первом этапе определяются два параметра распределения. Для этого

138 в блоке определения параметров распределения 24 организуется процесс решения системы уравнений с двумя неизвестными методом двумерной дихотомии, основанным на известной процедуре уточнения корней методом деления отрезка пополам. Метод деления отрезка пополам, реализуемый блоком определения параметров распределения, представляет собой итеративную процедуру вычисления значений уравнений при целенаправленном изменении параметра, причем на каждом шаге об8900 ласть неопредепенности для искомого параметра сужается. Устройство содержит блок 1 вычисления начальных моментов, коммутаторы 2-6, блок 7 памяти, блок 8 индикации, квадратор

9, вычитатель 10, умножители 11-13 синхронизатор 14, сумматоры 15,16, блок 17 вычисления экспоненты, элементы ИЛИ 18,19, блок 20 вычисления натурального логарифма, элемент

НЕ 21, регистр 22, блоки 23,24 определения параметров распределения.

5 ил.

Изобретение относится к технике статистической обработки случайных величин и может быть использовано для определения закона распределения случайной величины при малом числе измерений, Цель изобретения -- повышение точности определения закона распределения при малом. числе наблюдений. 10

На фиг.l приведена функциональная схема устройства". на фиг.2 функциональная схема первого блока определения параметров распределения; на фиг.3 — функциональная схема вто15 рого блока определения параметров распределения; на фиг.4 — функцио-. нальная схема синхронизатора первого блока определения параметров распределения; на фиг.5 — функциональная схема синхронизатора. второго блока определения параметров распределения, Устройство (фиг.1) содержит блок

1 вычисления начальных моментов, 25 коммутаторы 2-6, блок 7 памяти, блок 8 индикации, квадратор 9, вычитатель 10, умножители ll — 13, синхронизатор 14, сумматоры 15 и 16, блок 17 вычисления экспоненты, элементы ИЛИ 18 и 19, блок 20 вычисления натурального логарифма„ элемент НЕ 21, регистр 22, блоки определения параметров распределения 23 и и 24.

Блок 23 (фиг. 2) образуют регистры

25-31, элементы ИЛИ 32-36, сумматор

37, вычитатель 38, делитель 39 на два, элемент 40 сравнения, узел 41 выделения знака, накалливающий сумматор 42, элемент НЕ 43, элементы

И 44 и 45, синхронизатор 46.

Решающий блок 24 (фиг.3) содержит элементы И 47-51, элементы ИЛИ

52-57, регистры 58-63, сумматор 64, вычитатели 65 и 66, делитель 67 на два, элементы 68 и 69 сравнения, узел 70 выделения знака, элемент

HE 71 и синхронизатор 72.

Синхронизатор 46 (фиг.4) блока 23 включают счетчики 73 и 74, элементы НЕ 75 и 76, элементы И 7779, элементы ИЛИ 80-82, узлы

83 и 84 элементов задержки, элементы

85 и 86 задержки и формирователи

87-89 импульсов.

Синхронизатор 72 (фиг.5) блока

24 содержит элемент 90 задержки, узел 91 элементов задержки, элементы

И 92-94, элемент HE 95 и счетчик 96.

В основу работы устройства положено использование информационного метода определения закона распределения случайной величины, Метод наиболее эффективен при малом числе наблюдений и отсутствии априорных данных о том, к какому типу принадлежит искомый закон распределения.

Пусть имеется случайная выборка объема N : Х,,Х,,...,Хц. Пусть став тические данные представлены в виде гистограммы с частотами N„, N,„ ...,N,, 1388900

Вероятность того, что в i-й столбец гистограммы попадет ровно N; наблюдений, есть

Л!. н;

Р Р P.;...P;=P!

1 й; 5

) г (1) (2) 11! н ч = †- — — (- †) .П N 1

Координаты экстремума величины

Q 1nq/N совпадают с координатами экстремума вероятности q.

Оценки искомых вероятностей (3) Р; = N;/N, i = 1,r (4) 25

+ . !!.

1пР;, При исследовании экстремальных свойств величины Q достаточно ограниФ читься энтропией распределения Р,, 4- Ф

Р,,...,Р„. Энтропия должна максимизироваться при ограничениях, вытекающих из результатов наблюдений.

Поскольку все существенные особенности распределений характеризуются их моментами, в качестве ограничений 35 целесообразно выбрать уравнения и

=О,K=1,2 (10) (5)

45 Алгоритм метода двумерной дихото мии предполагает, что решается система

Эти уравнения дополняются условием нормировки (7)

Вероятность получения именно наб людаемой гистограммы (М,,И, . N„11

Энтропия исходного распределения в левой части которых находятся вы-. ражения для начальных (моментов искомого распределения, а в правой— оценки этих моментов, вычисленные по имеющимся экспериментальным данным (по выборке):

Л 1 N к р X K 1 2 m(6) ! ) !

Таким образом, рещение ищется в классе распределений, первые моменты которых совпадают со статистическими оценками моментов.

Искомое распределение определяется в результате решения следующей задачи оптимизации: найти вероятности

Ф *

Р,,Р2,...,Р,, доставляющие максимум функции (4) при ограничениях (5) и (71. Доказано, что оптимальное число учитываемых моментов зависит от чис" ла опытных данных и возрастает с его увеличением. При малых объемах выбор- ки наиболее целесообразно использовать в ограничениях два первых момента.

Решая поставленную оптимизационную задачу методом неопределенных множителей Лагранжа, получаем выражение для искомого распределения

+ о !!2

P; = ехр (3.+ л„Х, + h Х.), 1,I (8) Параметры распределения 9,, h, и 9, определяются при этом следующи" ми уравнениями:

r о о2

1п ехр (h,Х; +%,Х;) ! (9) ок л о о2 (Х; — 1„) ехр (2i, Х;+ A,Õ. ) Уравнения (10) являются уравнениями правдоподобия для плотности распределения (8).

Для численного решения системы (10) используется метод двумерной дихотомии, основанный на известной процедуре уточнения корней уравнения методом деления отрезка пополам.

Координаты Ui,×,U2 и Ч характеризуют область, в которой заведомо находится искомое решение: границы области определяются путем предварительных исследований.

Вначале параметру A присваивается значения Ь Ч и уравнения

1388900

f,(9,,b,) = 0

fg (h< Ь ) = 0 (12) (13) (<) (2! ) (1 4) Ь2 — ая - Е,, (15) 30

55 решаются относительно параметра, методом деления отрезка пополам при допустимой погрешности с< . Результаты обозначим !в< и )ог.,Определяется знак разности !1 < и «<.

1г

S = sign (P,— P,,), Далее параметру 7<,, присваивается

a + Ьт значение — — --- и уравнения (12)

2 вновь решаются относительно. <,. Pe(<) <г1 зультаты обозначим 1<, и h . Оп(о {2.) ределяется знак разности Ъ, и h, Если S = S то для следующей итерации принимают Ъд = 3г, в противном случае принимают а = AО . Процесс продолжается до тех пор, пока не будет выполнено условие где Š— допустимая погрешность определения параметра %г.

Подученные в результате значения

Я,и Л1 параметров, и г являются решением системы (ll). Подставив найденные значения в формулу (9), находим параметр h,, и искомое распределение (8) полностью определено.

Устройство работает следующим образом.

Предварительно, по первым r адресам блокаламяти 7 заносятся значения

X i =1, 1, коммутаторы 2-6 установлены в положение "1". На информационные входы регистров 25 и 26 поданы соответственно коды минимального и максимального значений параметра h на первые входы элементов И 47 и 48 поданы соответственно коды минимального и максимального значений параметра h.,На информационные входы регистров 31 и 61 поданы соответственно коды Е, и F допустимых погрешностей определения параметров Ъ, и h, В регистр 22 занесен нулевой код.

Реализации Х;, i : 1<Я исследуемой случайной величины Х поступают на информационный вход блока 1 вы5

1О

1S

50 числения начальных моментов 1. Прол л цесс вычисления моментов 1, и 1г блоком 1 заканчивается формированием на его управляющем выходе импульса.

По этому импульсу коды а,= Б< и Ь,=

= V переписываются соответственно в регистры 25. и 26, код а = U в регистр 58, код b = V — в регистры 59 и 60, коды Е, и Š— в регистры

31 и 61. Таким образом, в регистре

60, где хранится текущее значение параметра %г, установлен код hг

= Ь для первой итерции метода двумерной дихотомии.

Процесс решения уравнений (10) методом деления отрезка пополам при фиксированном Ъ организуется в блоке 23. Импульс с управляющего выхода блока 1 запускает синхронизатор

46. Код a< = U< переписывается в регистры27и28, акодЬ, =V, — в регистр 29. Код а считывается иэ регистра 27 и через элемент ИЛИ 36 поступает на информационный вход регистра 30. Этот код переписывается в регистр 30, где хранится текущее значение параметра Ъ, . При решении уравл нения (10) для момента g коммутаторы 2 и 3 установлены в первое положение.

О

Значения Х; с выхода блока 7 памяти поступают на умножитель ll, через квадратор 9 на умножитель 12 и через коммутатор 3 на вычитатель 10

По окончании обработки всех значений

X;,i = l,r, в сумматоре 16 находится значение функции f,(а,,Ь ). Логика работы узла 41 такова, что отрицательному входному коду соответст— вует нуль, на выходе, а положительному — единица. Код с выхода узла 41 поступает на сумматор 42, установленный предварительно в нуль. На выходе узла 41 выделения знака формируется код, соответствующий знаку а,+ Ъ

f, (- — --, b ), поступающий на вход сумматора 42.

Таким образом, на сумматор 42 последовательно поступают знаки а,+ b, (а Ъ ) и f«(- — — - ) Ь) ПРи

I 2 падении знаков (т.е.при поступлении пары нулей или пары единиц) на выходе сумматора 42 формируется нуле- вой код. При этом для следующего шага метода деления отрезка пополам в регистры 27 и 28 записывается

1388900 а, +Ь< новое значение а,= э, = -- — — —.Если

1 .а<+ Ъ, же знаки Е, (а,,Ь ) и f (— ---,b ) не совпадают, то на выходе суммато5 ра 42 формируется единичный код., При этом для следующего шага в регистр 29 записывается новое значе- а,+ Ь, ние Ь = Ф = — ---- . Описанная про-10

2 цедура повторяется до тех пор, пока значение Ь; — а, на выходе вычитателя 38 не станет меньше допустимой погрешности <<, зачесенной в регистр

31. В этом случае на выходе элемента

40 сравнения формируется импульс, по которому коммутаторы 2 и 3 переключаются во второе положение, а в регистр 62 переписывается найденное значение p,параметра h, из регистра

30. Второе положение коммутаторов 2 и 3 соответствует решению уравнения л (10) для момента . При этом на выходы вычитателя 10 поступают коды л и Х . В остальном процедура вычислений полностью совпадает с описанной.

При появлении импульса на выходе элемента 40 сравнения коммутаторы 2 и 3 вновь переключаются в первое положение, найденное значение р параметра < поступает на вход вычитателя 66, где определяется разность ш, — ш, В узле 70 выделения знака определяется знак Ш, — <,, который записывается в регистр 63. Далее по импульсу с первого выхода синхронизатора 72 на выходе сумматора 64 формируется код a, + b„ поступающий на первый информационный вход делителя 67 на два, на выходе которого формируется код а + Ь, поступающий через элемент ИЛИ 54 на информационный вход регистра 60. По 45 импульсу с седьмого выхода синхронизатора 72 этот код записывается в регистр 60, и- процедура решения уравнения (10) повторяется при а + Ъ

Таким образом, в блоке 24 организуется процесс решения системы (10) методом двумерной дихотомии. Описанная итерация метода повторяется до тех пор, пока код Ь - a на выходе вычитателя 65 не станет меньше кода допустимой погрешности Е, saнесенного в регистр 61. На этом решение системы (10) заканчивается, в регистре 30 находится значение параметра Ъ",, в регистре 60 — значение параметра » . На выходе элемента

68 сравнения формируется импульс, переключающий коммутаторы 4 и 5 во второе положение. В устройстве при этом осушествляется вычисление параметра 3, по формуле (9). По окончании обработки всех значений Х, h о а код т ехр (p, Х + Я Х ) c выхода =Ь сумматора 16 поступает на вход блока 20 вычисления натурального логарифма. Результирующий код с выхода блока 17 вычисления экспоненты через второй вход коммутатора 4 и второй выход коммутатора 6 поступает на вход блока 8 индикации.

Формула изобретения

Устройство для определения закона распределения, содержащее квадратор, пять коммутаторов, три умножителя, блок определения натурального логарифма, элемент НЕ, два сумматора, блок вычисления экспоненты, блок памяти и блок индикации, о т л и— ч а ю щ е е с я тем, что, с целью повышения точности, в него введены блок вычисления начальных моментов, вычитатель, два элемента ИЛИ, регистр, синхронизатор и два блока определения параметров распределения, первый блок определения параметров распределения содержит семь регистров, восемь элементов ИЛИ, вычитатель, узел выделения знака, сумматор, три элемента НЕ, пять элементов И, делитель на два, элемент сравнения, накапливающий сумматор, два счетчика, два узла элементов задержки, три формирователя импульсов, два элемента задержки, второй блок определения параметров распределения содержит восемь элементов И, шесть элементов

ИЛИ, шесть регистров, два вычитателя, делитель на два, элемент сравнения, узел выделения знака, два элемента НЕ, элемент задержки, узел элементов задержки, счетчик, вход задания режима работы синхронизатора является входом задания числа интервалов аппроксимации устройства, в первом блоке определения параметров

1388900

10 распределения вход разрешения считывания первого регистра соединен с входом разрешения считывания второго регистра., с первыми входами первого и второго элементов ИЛИ и с выходом первого формирователя импульсов, информационный вход первого регистра является входом задания минимального значения первого параметра распреде- 10 ления устройства, информационный вход второго регистра является входом за" дания максимального значения параметра распределения устройства, выход первого регистра соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход соединен с информационными входами третьего и четвертого регистров, вы- 20 ход второго регистра соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, а выход соединен с информационным входом пя- 25 того регистра, вход разрешения считывания третьего регистра соединен с выходом второго формирователя импульсов, а выход — с первым входом пятого элемента ИЛИ, выход четвертого

° регистра соединен с первым информационным входом сумматора и входом уменьшаемого вычитателя, второй,информационный вход сумматора и вход вычитаемого вычитателя соединены с выходом пятого регистра, тактовый вход сумматора соединен с выходом третьего элемента И, а выход — с информационным входом делителя на два, тактоВый вход делителя на два соединен с 40 выходом первого элемента задержки, а выход соединен с вторым входом пятого элемента ИЛИ, выход которого соединен с информацмонным входом шестого регистра, тактовых вход вычитателя соединен с первым выходом второго узла элементов задержки, а выход— с первым информационным входом элемента сравнения, второй информационный вход которого соединен с выхо50 дом седьмого регистра, информационный вход которого является входом задания допустимой погрешности определения первого параметра .устройства, тактовый вход элемента сравнения соединен с входом установки в "0" накап-55 ливающего сумматора и с вторым выходом первого узла элементов задержки, тактовый вход, узла выделения знака соединен с первым выходом второго узла элементов задержки, а выход — с информационным входом накапливающего сумматора, вход разрешения считывания которого соединен с третьим выходом первого узла элементов задержки, а выход соединен с вторым входом второго элемента ИЛИ, с первым входом второго элемента И и через элемент НЕ с вторым входом первого элемента ИЛИ и с первым входом первого элемента И, выход первого элемента ИЛИ соединен с входами разрешения записи третьего и четвертого регистров, выход второго .элемента

ИЛИ соединен с входом разрешения записи пятого регистра, выход первого счетчика соединен с первым входом шестого элемента ИЛИ, выход которого через первый формирователь импульсов соединен с первым входом седьмого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, первый и второч входы которого соединены соответственно с выходом второго элемента НЕ и четвертым выходом первого узла элементов задержки, выход седьмого элемента

ИЛИ через второй формирователь импульсов соединен с первым входом восьмого элемента ИЛИ, выход которого соединен с входом третьего формирователя импульсов, а второй вход соединен через первый элемент задержки с выходом третьего элемента И, первый вход которого соединен с информационным выходом второго счетчика, второй вход третьего элемента И через второй элемент задержки соеди,нен с первым входом пятого элемента

И и выходом третьего элемента НЕ, выход пятого элемента И соединен с вторым входом шестого элемента ИЛИ, выход переполнения второго счетчика соединен с входом первого узла элементов задержки, во втором блоке определения параметров распределения первый вход первого элемента И является входом задания минимального

1 значения второго параметра распределения устройства, первый вход второго элемента И является входом задания максимального значения второго параметра распределения устройства, выход первого элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, а выход—

1388900

12 с информационным входом первого регистра, выход второго элемента И соединен с первыми входами второго и третьего элементов ИЛИ, второй вход второго элемента ИЛИ соединен с выходом четвертого элемента И, а выход — с информационным входом второго регистра, вход разрешения записи первого регистра соединен с выходом 10 четвертого элемента ИЛИ, а выход соединен с первым информационным входом сумматора и входом уменьшаемого первого вычитателя, вход разрешения записи второго регистра соединен с выходом пятого элемента ИЛИ, а выход — с вторым информационным входом сумматора и входом вычитаемого первого вычитателя, тактовые входы сумматора и первого вычитателя соединены с первым выходом узла элементов задержки, выход сумматора соединен ! с информационным входом делителя на два, тактовый вход делителя на два соединен с тактовым входом первого

25 элемента сравнения и с вторым выходом узла элементов задержки, а выход соединен с вторым входом третьего элемента ИЛИ,выход которого соединен с информационным входом третьего регистра, вход разрешения записи

1 которого соединен с выходом шестого элемента ИЛИ, выход первого вычитателя соединен .с первым информационным входом первого элемента сравне- З5 ния, второй информационный вход которого соединен с выходом четвертого регистра, информационный вход которого является входом задания допустимой погрешности определения второго параметра устройства, выход пятого элемента И соединен с входом разрешения записи пятого регистра, выход которого соединен с входом уменьшаемого второго вычитателя,,тактовый

45 вход которого соединен с выходом шестого элемента И, а выход — с входом узла выделения знака, тактовый вход которого соединен с третьим выходом узла элементов задержки, а выход сое- 5О динен с первым информационным входом второго элемента сравнения и с информационным входом шестого регистра, вход разрешения записи которого соединен с выходом седьмого элемента И, а выход — с вторым информационным входом второго элемента сравнения, тактовый вход которого соединен с выходом восьмого элемента

И, а выход — с первым входом четвертого элемента И, с первым входом пятого элемента ИЛИ и через элемент

НЕ с первым входом третьего элемента И и с первым входом четвертого элемента ИЛИ, выход элемента задержки соединен с первым входом шестого элемента И, выход которого соединен с входом узла элементов задержки, третий выход которого соединен со счетным входом счетчика, четвертый выход узла элементов задержки соединен е первыми входами седьмого и восьмого элементов И, выход счетчика соединен с вторым входом седьмого элемента И и через элемент HE с вторым входом восьмого элемента И, информационный вход блока вычисления начальных моментов является информационным входом устройства, выход окончания вычислений блока вычисления начальных моментов соединен с входами разрешения записи первого, второго и седьмого регистров первого блока определения параметров распределения, с вторым входом шестого элемента,ИЛИ первого блока определения параметров распределения, с вторыми входами первого и второго элементов

И второго блока определения параметров определения, с входами четвертого, пятого и с первым входом шестого элементов ИЛИ второго блока опрелепения параметра определения, с входом разрешения записи четвертого регистра второго блока определения параметров распределения, выход первого момента блока вычисления начальных моментов соединен с первым входом первого коммутатора, выход второго момента соединен с вторым входом первого коммутатора, управляющий вход которого соединен с управляюшим входом второго коммутатора, с выходом элемента сравнения первого блока определения параметров распределения со счетным входом первого счетчика и входом второго элемента

НЕ первого блока определения параметров распределения, с входом пятого элемента И второго блока определения параметров распределения и с входом элемента задержки второго блока определения параметров распределения, выход первого коммутатора соединен с входом уменьшаемого вычитателя, вход вычитаемого которого соединен с вы1388900!

4 ходом второго коммутатора, первый вход которого соединен с выходом блока памяти, с первым информационным входом первого умножителя и через квадратор с вторым входом второго коммутатора и с первым информационным входом второго умножителя, вход разрешения считывания блока памяти соединен с первым выходом синхронизатора, адресный вход блока памяти соединен с вторым выходом синхронизатора, тактовые входы вычитателя первого и второго умножителей соединены с третьим выходом синхронизатора, вы- 15 ход вычитателя соединен с первым информационным входом третьего умножителя, второй информационный вход первого умножителя соединен с выходом шестого регистра первого блока определения параметров распределения, с вторыми входами первого и второго элементов И первого блока определения параметров распределения, с информационным входом пятого регистра второго блока определения параметров распределения и с входом вычитаемого второго вычитателя второго блока определения параметров распределения, выход первого умножителя соеди- 30 нен с первым информационным входом ,первого сумматора, второй информационный вход которого соединен с выходом второго умножителя, второй информационный вход которого соединен с первым входом первого элемен35 та ИЛИ, с выходом третьего регистра второго блока определения параметров распределения и с вторыми входами третьего и четвертого элементов И второго блока определения параметров распределения, третий информационный вход первого сумматора соединен с выходом регистра, а тактовый вход соединен с четвертым выходом синхронизатора, выход первого сумматора соединен с информационным входом блока вычисления экспоненты, тактовый вход которого соединен с пятым выходом синхронизатора,, выход блока вычисления экспоненты соединен с

50 вторым входом третьего коммутатора и с вторым информационным входом третьего умножителя, тактовый вход которого соединен с шестым выходом синхронизатора, выход третьего умножителя соединен с первым входом третьего коммутатора, управляющий вход которого соединен с управляющим входом четвертого коммутатора и с выходом первого элемента ИЛИ, второй вход которого соединен с первым входом второго элемента ИЛИ, с входом установки в "0" регистра, с седьмым выходом синхронизатора, с входом установки в "0 второго счетчика первого блока определения параметров распределения и с входом установки в "0" счетчика второго блока определения параметров распределения, вход разрешения записи регистра соединен с вторым входом второго элемента

ИЛИ и с восьмым выходом синхронизатора, информационный вход регистра через элемент НЕ соединен с выходом блока вычисления натурального логарифма, тактовый вход которого соединен с девятым выходом синхронизатора, информационный вход блока вычисления натурального логарифма соединен с первым выходом четвертого коммутатора, второй выход которого соединен с информационным входом блока выделения знака первого блока определения параметров распределения, информационный вход четвертого коммутатора соединен с выходом второго сумматора, тактовый вход которого соединен с десятым выходом синхронизатора, вход разрещения считывания второго сумматора соединен с одиннадцатым выходом синхронизатора, с третьим входом третьего элемента И и с входом второго узла элементов задержки первого блока определения параметров распределения, вход установки в

"0" второго сумматора соединен с тактовым входом накапливающего сумматора первого блока определения параметров распределения и с вторым выходом второго узла элементов задержки первого блока определения параметров распределения, информационный вход второго сумматора соединен с первым выходом пятого коммутатора . управляющий вход которого соединен с выходом второго элемента ИЛИ, информационный вход пятого коммутатора соединен с выходом третьего коммутатора, а выход соединен с входом блока индикации, двенадцатый выход синхронизатора соединен со счетным входом второго счетчика первого блока определения параметров распределения, вход запуска импульсов синхронизации первой группы синхронизатора соединен с входом разрешения за1388900

57

7z

72

68 писи шестого регистра первого блока определения параметров распределения и с выходом третьего формирователя импульсов первого блока определения параметров распределения, вход. запуска импульсов синхронизации второй группы синхронизатора соединен с вторым входом третьего элемента НЕ первого блока определения параметров распределения и с выходом первого элемента сравнения второго блока определения параметров распределения, выход переполнения первого счетчика первого блока определения параметров распределения соединен с вторым входом пятого элемента И второго

1 блока определения параметров распределения, информационный выход перво"

ro счетчика первого блока определения параметров распределения соединен с вторь.м входом шестого элемента И второго блока определения параметров распределения, пятый выход узла элементов задержки второго блока определения параметров распределения соединен с вторым входом шес-. того элемента ИЛИ второго блока определения параметров распределения и с вторьм входом пятого элемента И первого блока опрелеиия параметров распределения.

l388900

Составитель В.Орлов

Редактор А.Огар Техред N.Õîäàíè÷ Корректор А ОбРУчаР

Заказ 1582/51 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35 ° Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4