Асинхронный регистр сдвига на мдп-транзисторах

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании асинхронных регистров сдвига. Целью изобретения является упрощение и повьшение быстродействия регистра. Для достижения этой цели нечетные ячейки памяти регистра строятся из четырех элементов ИЛИ-НЕ, а четные - из двух элементов ШШ-НЕ и двух элементов И-НЕ, кроме того, входы первого и второго элементов ИЛИ-НЕ каждой ячейки памяти соединяютсячерез ключевые элементы, управляемые сигналами с выходов соответствующих элементов ИЛИ-НЕ. Число МДП-транзисторов, составляющих ячейку памяти регистра , по сравнению с прототипом уменьшено с 19 до 14, а.быстродействие увеличено в два раза и составляет 1/6 ( f- задержка переключения МДП-транзистора). 2 ил. (б сл

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (П1

А1 (504 G 11 С 19 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4086550/24-24 (22) 09.07.86 (46) 23.07.88. Бюл. У 27 (72) Ленинградский электротехнический институт им. В,И. Ульянова(Ленина) (72) В.И. Варшавский, А.Ю. Кондратьев, Н.М. Кравченко и Б.С, Цирлин (53) 681.327.66(088.8) (56) Авторское свидетельство СССР

У 661606, кл. G 11 С 19/00, 1976.

Апериодические автоматы./Под ред. В.И. Варшавского. M.: Наука, 1976, с. 308, рис. 4.33,б. (54) АСИНХРОННЫЙ РЕГИСТР СДВИГА НА

ИДП-ТРАНЗИСТОРАХ (57) Изобретение относится к автома- тике и вычислительной технике и может быть использовано при проектировании асинхронных регистров сдвига.

Целью изобретения является упрощение и повышение быстродействия регистра.

Для достижения этой цели нечетные ячейки памяти регистра строятся из четырех элементов ИЛИ-НЕ, а четные— из двух элементов ИЛИ-НЕ и двух элементов И-НЕ, кроме того, входы первого и второго элементов ИЛИ-НЕ каждой ячейки памяти соединяются через ключевые элементы, управляемые сигналами с выходов соответствующих элементов ИЛИ-НЕ. Число ИДП-транзисторов, составляющих ячейку памяти регистра, по сравнению с прототипом уменьшено с 19 до 14, а.быстродействие увеличено в два раза и составляет 1/6 (i задержка переключения ИДП-транзистора). 2 ил.

1411829

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании, асинхронных регистров сдвига.

Цель изобретения — упрощение и повышение быстродействия регистра.

На фиг, 1 приведена схема регист( ра; на фиг. 2 — схема нечетной и ,четнои ячеек памяти, 10

Асинхронный регистр сдвига содер-! жит ячейки 1 памяти, выполненные на

1 .ЩП-транзисторах, Каждая ячейка памяти состоит из первого 2 и второго 3 элементов ИЛИ-НЕ. Первая ячейка памяти содержит третий 4 элемент ИЛИ-НЕ, а остальные нечетные ячейки памяти третий 4 и четвертый 5 элементы

ИЛИ-НЕ. Каждая четная ячейка памяти содержит первый б и второй 7 элементы И-НЕ. Каждая ячейка памяти содерт первый 8 и второй 9 ключевые лементы. На фиг, 1 и 2 показаны таке входы ячеек 10-13 памяти и их вы- оды 14-17, а также уйравляющий выод 18 записи регистра, информацион е входы 19 и 20 регистра, первый

1 и второй 22 элементы НЕ, управляюй вход 23 считывания регистра и инормационные выходы 24 и 25 регистра.

Взаимодействие регистра с источ1 иком и приемникоМ производится по

1тринципу запрос †.ответ. ,1.

Асинхронный регистр сдвига работат следующим образом. 35

Состояние ячейки 1.i (значения на

ыходах 14 и 16), если i нечетное четное), соответствует: 10(01) — в чейке .записана единица, 01(10) — в ячейке записан ноль, 00(ii) — в ячей- 40 е отсутсвует информация, состояние

«1(00) в процессе работы регистра ячейке не возникает из-за наличия

1 локирующих связей с выходов элемен ов 4-7 последующей ячейки.

Пусть в начальном состоянии инфор ация в регистре отсутствует, т.е.

: начения на информационных выходах )4 и 16 всех нечетных ячеек равны 00, а четных — 11. Состояние входов 19 20 регистра равно 11. При этом вы оды 14 и 16 нечетных ячеек имеют низкий .потенциал, который удерживает ранзисторы 8 и 9 нечетных ячеек в

55 .- акрытом состоянии, что означает отс1утствие электрической связи между затворами транзисторов первого и второго элементов ИЛИ-НЕ. Низкие потен.,Циалы на выходах 14 и 16 нечетной ячейки удерживают транзисторы третьего a e e T o s e H o HIM-HE в

) закрытом состоянии. Выходы 14 и 16 четных ячеек имеют высокий потенциал, обеспечивающий открытое состояние транзисторов 8 и 9 четных ячеек„ которые осуществляют закорачивание затворов транзисторов 2.2 и 2,3, 3.2 и 3.3 четных ячеек. Таким образом, низкий потенциал, поступающий на затворы транзисторов 2.2 и 2,3 четной ячейки (запирающий этот транзистор) с выходов 14 и 16 предыдущей ячейки, устанавливается и на затво-. рах транзисторов 2.3 и 3.3 (транзисторы тоже заперты) и на выходах 15 и 17 последующей ячейки. Высокие потенциалы на выходах 14 и 16 четной ячейки поступают на затворы транзисторов 4.2 и 4,3, 5.2 и 5.3, транзисторы находятся в открытом состоянии и поэтому на выходах 15 и 17 устанавливаются низкие потенциалы, которые, поступая на затворы транзисторов 2.3 и 3,3 нечетной ячейки, удерживают их в закрытом состоянии. Будем считать, что регистр содержит =-четное число ячеек и на управляющий вход регистра 23 подается низкий по- тенциал. Однако, поскольку затворы транзисторов 2.2 и 2.3, 3.2 и 3.3 последней ячейки (она четная) закорочены, то на выкодах элементов НЕ 21 и 22 устанавливаются низкие потенциалы, На управляющем выходе 18 sanucu регистра устанавливается высокий потенциал, так как транзисторы 4.2 и 4.3 первой ячейки закрыты.

Источник передает информацию в регистр, изменяя значение на одном из информационных входов 19 или 20 с единицы на ноль. При этом закрывается транзистор 2.2 или 3,2 первой ячейки и, поскольку в исходном состоянии транзисторы 2.3 (3.3) в первой ячейке закрыты, то на стоке транзис тора 2.1 (3 ° 1) этой ячейки (информационный выход 14, 16) появится высокий потенциал, открывающий транзистор 8 (9) и закорачивающий затворы транзисторов 2.2 и 2.3 (3.2 и 3.3).Появление высокого потенциала на выходе 14 и

16 открывает транзистор 4,2 (5.2) или 4.3 (5.3), что приводит к появлению низкого потенциала на выходе

15 (17), чем и завершается фаза записи информации. Одновременно с этим информация переписывается из первой

1411829 ячейки во вторую (на выходе 14 (16) соответствующей цепочки установится низкий потенциал) и далее.

Фаза стирания информации начинается подачей высоких потенциалов на

5 информационные входы 19 и 20. Изменения выхода 14 (16) при этом не происходит до тех пор, пока на выходе

15 (17) соответствующей цепочки последующей ячейки не появится высокий потенциал (означающий конец записи информации в ней), так как затворы транзисторов 2.2 и 2.3 (3.2 и 3.3) рассматриваемой цепочки первой ячейки закорочены. В свою очередь, новая информация в первую ячейку может быть записана только после установления низкого потенциала на выходе

15 (17) последующей ячейки (означает окончание стирания информации в ней). Тем самым .информация записывается в данную ячейку, если она записана в предыдущую ячейку, а посЛедующая ячейка не содержит информации, и стирается в данной ячейке, если информация записана в последующую ячейку, а предыдущая ячейка не содержит информации.

Таким образом, последовательная передача в регистр порций информации при фиксированном (низком) значении входа 23 продолжается до тех пор, по- ка не.,заполнится весь регистр. При этом между двумя ячейками, хранящими информацию, будет находиться одна ячейКа, в которой информация стерта.

Пусть на информационных входах регистра 19 и 20 зафиксирован набор

11 а в результате заполнения регистра информацией состояние его послед- 40 .ней ячейки 01. Получив эту информацию с выходов 24 и 25 регистра, приемник устанавливает на его входе 23 значение 1, что разрешает стираниеинформации. В результате, если в пред-45 последней ячейке информация отсутствует, информация в последней ячейке стирается и одновременно разрешается запись информации и предпоследнюю ячейку. Как только информация в по- б0 следней ячейке стерта, приемник может установить на выходе 24 значение

О. Таким образом, последовательный прием информации из регистра при зафиксированном наборе 11 на его инфор- 55 мационных входах 19 и 20 продолжается до тех пор, пока весь регистр не будет очищен, т.е. во всех его ячейках не будет стерта информация.

При одновременной работе источни1 ка и приемника информации процесс передачи ее протекает аналогично сказанному.

Время записи (стирания) информации в ячейке памяти асинхронного регистра сдвига составляет 2, где Гзадержка МДП-транзистора. Частота выполнения операции сдвига в регистре составляет 1/6Г против 1/12 i в известном устройстве, Оценивая затраты оборудования суммарным числом транзисторов в ячейке памяти регистра, получим соответственно 14 для предложенного регистра и 19 для извест- ного.

Формула и з о б р е т е н и к

Асинхронный регистр сдвига на

МДП-транзисторах, содержащий ячейки памяти, причем каждая нечетная ячейка памяти состоит из трех, а каждая четная — из двух элементов ИЛИ-НЕ, первые входы первого и второго элементов ИЛИ-HE каждой ячейки памяти, кроме первой, соединены с выходами первого и второго элементов ИЛИ-НЕ предыдущей ячейки памяти, а первые входы первого и второго элементов

ИЛИ-НЕ первой ячейки памяти являются информационными входами регистра, выходы первого и второго элементов

ИЛИ-НЕ последней ячейки памяти являются информационными выходами регистра, первый и второй входы третьего элемента ИЛИ-НЕ каждой нечетной ячейки памяти соединены с выходами первого и второго элементов ИЛИ-HE данной ячейки памяти, выход третьего элемента ИЛИ-НЕ каждой нечетной ячейки памяти, кроме первой, соединен с вторым входом первого элемента.ИЛИ-НЕ предыдущей ячейки памяти; выход третьего элемента ИЛИ-НЕ первой ячейки памяти является управляющим выходом записи регистра, о т л и ч аю шийся тем, что, с целью упрощения и повышения быстродействия регистра, каждая нечетная ячейка памяти, кроме первой, содержит четвертый элемент ИЛИ-НЕ, первый и второй входы которого соединены с выходами первого и второго элементов ИЛИ-НЕ данной ячейки памяти, а выход — с "вторым входом второго элемента ИЛИ-HE предыдущей ячейки памяти, каждая четная ячейка памяти содержит первый и второй элементы И-НЕ, первый и вто.рой входы каждого из которых соединены с выходами первого и второго эле1411829

Фцв.1

Составитель А,Дерюгин

Техред M,Äèäûê

Редактор С.Патрушева

Корректор С.Черни

Заказ 3661/49

Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 ментов ИЛИ-НЕ данной ячейки памяти, а выходы — с вторыми входами соответс твующих элементов ИЛИ-НЕ предыдущей я чейки памяти, каждая ячейка памяти одержит первый и второй ключевые ементы, каждый из которых выполнен а ЬЩП-транзисторе, сток, исток и атвор которого соединены с первым и вторым входами и выходом соответствующего элемента ИЛИ-НЕ данной ячейки памяти, первый и второй элементы НЕ, выходы которых соединены с вторыми входами соответствующих элементов ИЛИ-НЕ последней ячейки памяти, а входы являются управляющим входом считывания регистра.