Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике и предназначено для построения буферных запоминающих устройств, информация с выхода которых должна считываться в том же порядке , в каком она поступала на вход. Целью изобретения является поввппение надежности устройства. Устройство содержит регистры 1, коммутатор 2 данных , блоки 3 управления записью, дешифратор 4, счетчик 5 адресов записи, счетчик 6 адресов чтения, коммутатор 7,адресов, элементы ИЛИ 8, 12, формирователь 9 импульсов, регистр 10 входньпс данных, ключ 12, элемент И 13, триггер 14, одновибратор 15, элемент НЕ 16. В устройстве при совпадении импульсов записи и считьшания не происходит ни потери записываемой информации , ни срыва процесса считывания из буферного ЗУ, Это позволяет избежать потерь информации или программных потерь при ее обработке. 1 ил. с (Л ати

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСИИХ

РЕСПУБЛИК (I9t (lI) (50 4 0 II С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

БВЬЛЫО > -"., 6

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Г>0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4163712/24-24 (22) 16,12,86 (46) 30,05,88, Бюл, 1(> 20 (72) В.А. Антонов и В,Г. Александров (53) 681.327.6(088.8} (56) Авторское свидетельство СССР

1(> 746735, кл, G 11 С 19/00, 1977, Авторское свидетельство СССР

I1 1282141, кл. (: 06 F !3/00, 1984., (54) БУФЕРНОЕ ЗАЛОИИНАЮШЕЕ УСТРОЙСТВО (57) Изобретение относится к вычисли" тельной технике н преднаэначено для построения буферных запоминаюв(их устройств, информация с выхода которых должна считываться в том же порядке, в каком она поступала на вход.

Целью изобретения является поватшение надежности устройства, Устройство содержит регистры 1, коммутатор 2 данных, блоки 3 управления записью, дешифратор 4, счетчик 5 адресов записи, счетчик Ь адресов чтения, коммутатор

7,адресов, элементы ИЛИ 8, 12, формирователь 9 импульсов, регистр 10 входных данных, ключ 12> элемент И 13, триггер 14, одновибратор 15, элемент

HE 16, В устройстве при совпадении нмпульсов записи и считывания не происходит ни потери записываемой информации, ни срыва процесса считывания из буферного ЗУ . Это позволяет избежать потерь информации или программных .потерь при ее обработке, ил.

1399821

Изобретение относится к вычислительной технике и предназначено для построения буферных запоминающих устройств, у которых информация с

5 выхода должна считываться в том же порядке, в каком она поступала на вход, Цель изобретения — повышение надежности устройства.

На чертеже изображена блок-схеиа

0 устройства.

Устройство содержит регистры 1, коммутатор 2 данных, блоки 3 управления записью, дешифратор 4, счетчик

5 адресов записи, счетчик 6 адресов чтения, коммутатор 7 адресов, элемент

ИЛИ 8, формирователь 9 импульсов, регистр 10 входых данных, элемент ИЛИ !

1, ключ 12 13, триггер 14, одновибратор 15 и элемент НЕ 16. 20

Устройство работает следующим образом.

Входная информация в виде многоразрядного параллельного кода поступает на вход регис-.ра 10 входных дан- 25 ных. При появлении импульса на входе !!Запись происходит запись информации в регистр )0 число в счетчике 5 адреса записи увеличивается на единицу, Через ключ 12 и элемент HJIH I) импульс "Запись! подключает выход счетчика 5 через коммутатор 7 адресов к дешифратору 4, который в зависимости от числа в счетчике 5 подает разрешающий потенциал на соответствующий блок 3 управления записью, на

35 другой вход которого через элемент

ИПИ 8 поступает импульс Записи и !1 (ЗП), При этом происходит запись входного слова в соответствующий

40 !! !! регистр I и устанавливается в I маркерный разряд (на фиг. 1 обозначен как M) этого регистра 1.

При отсутствии импульса ЗП дешиф- 45 ратор 4 через коммутатор 7 адресов подключен к выходу счетчика 6. При этом в завис имос ти от числа в сч е тчике 6 на одном иэ выходов дешифратора 4 появляется разрешающий потен- 0 щиал, который открывает соответствующий вход коомутатора 2 и подключает выходы всех разрядов, включая маркерньй, соответствующего регистра

1 к информационному выходу устройства, Наличие "1!! в маркерном разряде сигнализирует о наличии в данном регистре 1 неиспользованной информации.

Появление импульса на входе считывания свидетельствует о том, что происходит съем информации с выходного коммутатора 2, ло его окончании необходимо извлечь информацию из следун>щего регистра 1, Импульс считывания через элемент ИЛИ 8 и через соответствующий блок 3 управления записью запишет в маркерный разряд соответствующего регистра 1 "0", так как на входе маркерных разрядов отсутствует импульс !Запись !. Этот 0 через выходной коммутатор 2 поступает на вход формирования 9 импульсов и отпирает его, Формирователь 9 импульсов представляет собой самовозбуждающий генератор с управляющим входом.

Непрерывная последовательность импульсов с выхода формирователя 9 поступает на счетный вход счетчика 6, который считает до тех пор, пока к коммутатору 2 не окажется подключен регистр 1, имеющий "1" в маркерном разряде, а формирователь 9 не окажется запертым. Если информация записана в несколько регистров, то с приходом импульса считывания на выходе формирователя 9 успеет появиться только один импульс, посредством которогЬ к выходу информации будет подключен следующий по порядку адресов регистр

I с неиспользованной информацией, Если же в регистрах I нет ни одного неиспользованного числа, т.е, во все маркерные разряды записаны "0!!, то формирователь 9 импульсов вырабатывает непрерывную последовательность импульсов, При наложении импульса "Считывание" на "Запись!! элемент И )3 вырабатывает импульс, который устанавливает триггер 14, При этом импульс !!Запись: записывает информацию в регистр 10 и устанавливает очередной адрес залиси независимо от момента прихода импульса Считывание . В момент наложения импульсов импульс

"Считывание" закрывает ключ 12, перекрывающМй прохождение импульса записи на элемент ИЛИ 11 и проходит на элемент ИЛИ 8, меняя адрес записи на адрес считывания и перекрывая вход маркерного разряда регистров I.

Происходит процесс считывания. При этом по заднему фронту импульса "Считывание" через элемент НЕ 16 осуществляет сброс триггера, Одновибратор

15 вырабатывает поворотный импульс

Формула изобретения

Составитель С, Шустенко

Редактор В. Ковтун Техред Л.Олийнык КЬрректор М, Пожо

Заказ 2673/53 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 з

13998

"Запись, проходящий на вход клемента ИЛИ ll и далее на вход элемента

ИЛИ 8, Происходит процесс записи данных с регистра 10 в регистр 1 по уста5 новленному адресу на счетчике 5 адресов записи, Таким образом, при совпадении импульсов записи и считывания не происходит ни потери записываемой информа- lp ции, ни срыва процесса считывания из буферного запоминающего устройства, Это позволяет избежать потерь информации или программных потерь при ее обработке, что в ряде применений БЗУ 15 имеет решающее значение.

Буферное запоминающее устройство, содержащее регистры, входы маркеров 20 которых объединены и подключены к первому входу первого элемента ИЛИ и к управляющему входу коммутатора адресов, первый и второй информационные входы которого подключены к выходам соответственно счетчика адресов записи и счетчика адресов чтения, вход которого подключен к формироват лю импульсов, вход которого подключен к выходу маркера коммутатора дан- 30 ных, выходы которого являются информационными выходами устройства, управляющие входы коммутатора данных подключены к входам. управления считыванием соответствук>щих блоков управления записью и к соответствующему выходу дешифратора, входы которого нвуткл>очены к выходам коммутатора адресов, выход первого элемента VJIH подключен к входам управления записью блоков управления записью, выходы которых подключены к входам записи соответствующих регистров, выходы которых подключены к соответствующим информационным входам коммутатора данных, о т л и ч а ю щ е е с я тем, что с целью повышения надежности, оно содержит регистр входных данных, информафионный вход которого является информационным входом устройства, вь>ход регистра входных данных подключен к информационным входам регистров, ключ, одновибратор, триггер, элемент

НЕ, второй элемент ИЛИ и элемент И, первый вход которого является входом считывания устройства и подключен к второму входу первого элемента KiH к первому входу ключа и к входу элемента HE выход которого подключен к входу сброса триггера, вход установки которого подключен к выходу элемента И, второй вход которого яв" ляется входом записи устройства и подключен к входу счетчика адресов записи, к входу записи регистра входных данных и к второму входу ключа, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу одновибратора, вход которого подключен к выходу триггера, выход второго элемента ИХИ подключен к первому входу

»e»snro элемента ИЛИ.