Устройство для вычисления матрицы функций

 

СОЮЗ СОВЕТСКИХ

С011ИАЛИСТИЧЕСНИ Х

РЕСПУБЛИК

Ai (191 (111 (5!1 4 С 06 Р 15/31

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4231127/24-24 (22} 23.03.87 (46) 23.09.88. Бюл. У 35 (71) Московский инженерно-физический институт (72) М.Ю. Силин (53) 681.325(088.8) (56) ЭВМ и системы/Справочник по цифровой вычислительной технике. — Киев, 1980, с. 62, рис. 2.3б.

Авторское свидетельство СССР

У 1226484, кл. С 06 Р 15/31, 1984. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МАТРИЦЫ УНКЦИЙ (57} Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных системах. Целью изобретения является расширение класса решаемых задач. Устройство содержит счетчик 1 по модулю М<, счетчик 2 по модулю М, счетчик 3 по модулю М,триггеры 4, 5, генератор 6 тактовых ймпульсов, блок

7 микропрограммного управления, блоки

8,9 и 10 формирования адреса, блоки

11-14 памяти, мультиплексоры 15-20, регистры 21-28, умножитель 29> сумматор 30, формирователи 31, 32, 33 импульсов, элемент И 34, демулькиплексор 35. Поставленная цель достигается за счет вычисления матрицы Т функций с = и Аг„., причем выборка векторов осуществляется по спвциальным алгоритмам. 7 ил. 1 табл.

1425 706

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных системах.

Целью изобретения является расширение класса решаемых задач эа счет возможности вычисления матрицы Т функг T рЪ где вектор, необбходимый для вычисления K-ro элемента

P-й строки матрицы Т, выбирается по определенному алгоритму как функция

P и К.

На фиг. 1 представлена функциональная схема устройства; на фиг.2-.4 -15 примеры реализации блоков формирования адреса; на фиг. 5 — блок-схема алалгоритма работы устройства; на фиг.бпример реализации блока микропрограммного управления; на фиг. 7 — пример временной диаграммы генератора тактовых импульсов.

Устройство содержит счетчик 1 по модулю М,, счетчик 2 по модулю М, счетчик 3 по модулю М, триггеры 4 и

5, генератор 6 тактовых импульсов, блок 7 микропрограммного управления (БМУ), БФА 8-10, блоки 11-14 памяти (БП) мультиплексоры 15-20 реги9 f

30 стры 21-28, умножитель 29, сумматор

30, формирователи 31-33 импульсов, элемент. И 34, демультиплексор 35, вход 36 строба считания, информационный выход 37, выход 38 готовности информации, вход 39 запуска, группа 35 40 информационных входов, вход 41 угла поворота системы координат, вход

42 нулевого кода и вход 43 адреса считывания.

БФА 8 содержит умножитель 44 и 4ц сумматор 45. БФА 10 содержит умножи-:,тель 46 и сумматор 47.

БМУ 7 содержит регистр 48 микроко;манд, мультиплексоры 49 и 50, регистр

,5.1, узел 52 приращения и блок 53 па- 45 мяти микрокоманд. Кроме того, устройство имеет блоки 54-60.

БФА 9 содержит блоки 61 и 62 памяти, вычитатель 63, узлы 64 и 65 сверт-. ки по модулю М, и сумматоры 66 и 67. 50

Узел 52 может быть реализован на ,базе сумматора, узлы 64 и 65 — на базе сумматора по модулю М или ПЗУ, БФА 8 и 10 могут быть реализованы также на ПЗУ. 55 !

Первый и второй управляющие входы блоков памяти, в частности, могут выполнять функции входов соответственно записи-чтения и выборки блока памяти.

Выход Т< генератора 6 подключен к синхровходу триггера 5, выход которого подключен к входу первого логического условия БМУ 7 и череэ формирователь 32 к входам начальной установки счетчиков 1-3, выход Т генератора 6 подключен к первому входу элемента

И 34, выход которого подключен к первому информационному входу мультиплексора t6 и к счетному входу счетчика 1, выход которого подключен к первым входам БФА 8 и 9, выходы которых подключены соответственно к младшим разрядам информационного входа регистра 21 (старшие разряды информационного входа которого подключены к выходу счетчика 3) и к адресному входу блока 11 памяти, выход Т генератора 6 подключен к синхровходу

БМУ 7, синхровходам регистров 21-25, младшему разряду информационного входа демультиплексора 35 и через формирователь 33 — к второму управляющему входу блока 13 памяти, выход счетчика 2 подключен к вторым входам БФА

8 и 9, выход счетчика 3 подключен к первому входу БФА 10 и третьему входу

БФА 9, четвертый вход которого подключен к входу 41 устройства, В-й вход группы, 40 подключен к В-му информационному входу мультиплексора 20 (В=1,9), выход которого подключен к информационному входу блока 13 памяти, выход которого подключен к первому информационному входу мультиплексора 18, второй, третий и четвертый информационные входы которого подключены соответственно к выходам регистров 26-28, информационные входы которых подключены к старшим разрядам второго, третьего и четвертого " выходов демультиплексора 35, младшие разряды второго, третьего и четвертого выходов демультиплексора 35 подключены соответственно к синхровходам регистров 26-28, старшие разряды информационного входа демультиплексора 35 подключены к выходу регистра 25, выходы блоков 11 и 12 памяти подключены соответственно к первому и второму информационному входам мультиплексора 17, выходы мультиплексоров 17 и.18 подключены соответственно к первому и второму информационным входам мультиплексора

17, выходы мультиплексоров 17 и 18

3 14257 подключены соответственно к информационным входам регистров 23 и 24, выходы которых подключены к первому и второму входам умножителя 29, выход которого подключен к первому входу сумматора 30, второй вход которого подключен к выходу мультиплексора

19, первый и второй информационные входы которого подключены соответственно к выходу .регистра 25 и входу

42 нулевого кода устройства, выход переполнения счетчика 1 подключен к счетному входу счетчика 2, выход переполнения которого подключен к счетному входу счетчика 3, выход переполнения которого подключен к синхровходу триггера 4, выход которого подключен к входу второго логического условия БМУ 7, выход реги- 2р стра 21 подключен к информационному входу регистра 22, выход которого и вход 43 устройства подключены соответственно к первому и второму информационным входам мультиплексора 25

15, выход которого подключен к адресному входу блока 14 памяти,.вход 36 устройства подключен к второму информационному входу мультиплексора

16, выход которого через формирователь 31 подключен к второму управляющему входу блока 14 памяти, информационный вход и выход которого подключены соответственно к первому выходу демультиплексора 35 и к выходу 37 устройства.

Пусть в основной системе координат (OCK) задано множество единичных векторов пр, P = О, М -1, где и р /пр< э пр< ю пр / э Т символ 40 транспортирования .

В некоторой вращающейся системе координат (ВСК) задано множество из

N радиус-векторов r<1, представляющих соббй радиус-вектора точек тела 45 вращения, жестко связанного с ВСК.

Образующая тела вращения (например, цилиндра) содержит M точек, количест во образующих по М< точек в каждой равно М, Таким образом, выполняется соотношейие N = M

Рассмотрим связь ОСК и ВСК. Повер. нем OCK на угол <<< вокруг оси OZ. Полу. чившуюся систему координат обозначим

ПСК вЂ” повернутая система координат.

ПСК задает положение, относительно ко торого ВСК совершает непрерывные колебания (т.е. повороты на небольшие углы вокруг осей ОХ, OY, OZ ПСК).

06 4

Эти колебания описываются матрицей вращения А, связывающей ОСК и ВСК.

Ось OZ BCK совпадает с осью симметрии тела вращения, угол между соседними образующими равен а<р

В ряде специальных задач для каждого вектора й„ необходимо вычислить

N функций Гр„ таких, что (1)

Хкр где бакр = Y кр

Z «р

Х„, Y - декартовы координаты К -й точки в ВСК;

К=О N -1 -относительный .номер К -й и р точки в подмножестве из

N« точек, выбираемых для заданного Р, Кг является функцией от P и К.

Подмножество из N точек представляет собой совокупность иэ М2, образующих по М< точек в каждой, т.е, N> = М,М . Пусть i — относительный номер Образующей в подмножестве, j номер точки в образующей, j =0 М -1

О, M — 1, К = iM<+j.

Параметр К рассчитывается по формуле (2) К = i М, + j, (3)

rae ip=(< рн- 9 м< ).змс+4<м,<4> — абсолютный номер первой обрар<< зующей P-го подмножества, рассчитанный для У = О.

Совокупность функций Гр„, рассчи-< танных для P = О, М> -1 и К = О, N — 1 образуют матрицу Т функций размерности М> х N» причем P-я строка матрицы Т соответствует некоторому и.

Рассмотрим функциональное назна" чение блоков памяти. Блок 11 памяти предназначен для хранения << векТоров г„р . его объем равен 3 N слов. Компоненты Х, Y Z вектора располагаются в трех последовательных ячейках памяти.

Блок 1 2 памяти предназначен для хранения векторов пр. Его объем:равен ЗМ слов. Компоненты и „ и и пр>располагаются в трех последовательных ячейках памяти. Блок 13 памяти предназначен для запоминания матрицы А. его объем равен 9 слов. Элементы матрицы А могут располагаться, например, по столбцам.

1425 706

Блок 14 памяти предназначен для запоминания результатон вычислений.

его объем равен N„M> слов °

БФА 8 вычисляет значение К = iM,tj, БФА 10 вычисляет значение Ар = Зр(7.3) где (7.3) — состояние поля 7.3 БМУ 7, БФА 9 вычисляет значение Аг = ЗК + р

+(7.10), где Кр рассчитывается в соответствии с (3).

Блок 61 памяти содержит значения

i „ для P = О, М -1. его объем М слов. Блок 62 памяти .содержит значения ЗКр. его объем N слов.

Рассмотрим функциональное назначение полей микрокоманд. В формате микрокоманды (МК) имеются внутренние поля: ПрЛУ (проверка логических условий) и АП (адрес перехода). При

ПрЛУ = 00. осуществляется переход к следующей МК, при ПрЛУ = 01 — безусловный переход по адресу, заданному в поле АП, при ПрЛУ = 10 — условный переход н зависимости от состояния триггера 5, при ПрЛУ = 11 — условный переход в зависимости от состояния триггера 4. Внешние ноля МК БМУ 7 рассмотрены в таблице, Микропрограмма работы устройства составляется в соответствии с блоксхемой алгоритма (фиг. 4) и введенной кодировкой. Блоки алгоритма имеют следующий смысл: блок 54 — пуск устройства; блок 55 — проверка ЛУА=1-? (ЛУА — сигнал логического условия готовности матрицы А на входах 40 группы устройства, подается с выхода триггера 5), блок 56 — прием матрицы А, блок 57 — расчет компонент вектора Nр, блок 58 — расчет и запоминание рх для = 0э N 1 = р+1в блок 59 — проверка ЛУК=1-? (ЛУК— сигнал логического условия окончания расчета по всем P с выхода триггера

4), блок 60 — задание режима выдачи значений функций из БП 14.

При поступлении сигнала ПУСК с входа 39 устройства осуществляется переход на начало блока 55, что показано (фиг. 4, пунктирная линия).

Устройство работает следующим образом. .По импульсу ПУСК с входа 39 устройства триггеры 4 и 5 устанавливаются н "0", генератор 6 и БМУ 7 устанавливаются н начальное состояние. На ныход генератора 6 поступают синхроимпульсы Т, Т, T> . По синхроимпульсу Т» триггер 5 устанавливается в

t единицу, что приводит к установке в ноль (сигналом с выхода формирователя 32) счетчики 1-3, на выходе БМУ

7 — микрокоманда проверки ЛУА. Очередной синхроимпульс Т> (так как триггер 5 — в единице) вызывает переход . на первую микрокоманду блока 56. При.ем новых значений матрицы А осуществляется последовательностью микрокоманд, поля которых имеют следующие значения: 7.1=0, 7.2=(адрес элемента матрицы>, 7,3, 7.4, 7.5, 7.6, 7.7— пюбые, 7.8 1, 7,9=1, 7.10 — любое.

10

15 (В результате ныполнения блока 56 в БП

13 записаны новые значения элементов матрицы А. Следующая последовательность микрокоманд осуществляет расчет ь вектора N (Р определяется содержи1 мым счетчика 3) . Поля микрокоманд принимают .следующие значения: 7.1 0, 7.2 = (адрес от 0 до 8), 7.3 (00, 01.10), 7.4=1, 7,5=00, 7.6 (0,1), 7.7=(01,10,11>, 7.8=1, 7.9 О, 7.10любое. Рассмотрим этот режим подроб20

25 нее на примере вычисления Np,. По синхроимпульсу Т в регистры 23 и 24 записываются соответственно .п,и а»» на выходе мультиплексора 19 — нулевой

30 код. По следующему синхроимпульсу

Т в регистрах 23 и 24 - n и а, в регистре 25 — а», n,, на выходе мультиплексора 19 — n<, а „. По следующему импульсу Т в регистрах 23 и

24 — np»и а», в регистре 25 - а„п, +

+ а щ и р, регистр 25 подключен на вход сумматора 30, и по очередному синхроимпульсу Т> в регистр 25 записывается значение N „в регистры 23

40 и 24 — np,и а, на выходе мультиплексора 19 — нулевой код и демультиплексор 35 коммутирует на информационный вход и синхровход регистра 26 соответстненно выход регистра 25 и "

45 синхроимпульс Т

По следующему синхроимпульсу Т в регистр 26 записывается значение N и демультиплексор 35 отключает входы регистра 26, что обеспечивает сохранение информации, Ир и М вычисляются аналогично ° По окончании расчета

N устройство вычисляет Р-ю строку матрицы Т. Поля микрокоманд принимают следующие значения: 7.1=1, 7.2, 7.3 — любые, 7.4=0, 7.5= (01,10,11>

7.6 = <0,1>, 7.7=00, 7.8=1, 7.9=0, 7. 10= <00, 01, 10)

Первая микрокоманда блока 58 поступает по синхроимпульсу Т, синхрон14257 ному с Т1. При необходимости это условие легко обеспечивается введением холостых микрокоманд для пропуска такта. Установка поля 7.1 в еди5 ницу разрешает прохождение синхроимпульсов Т на счетный вход счетчика

1. Состояние счетчика 1 изменяется циклически от 0 до М<-1, импульс переполнения счетчика 1 поступает на счетный вход счетчика 2, состояние которого изменяется от 0 до М -1.При этом поля 7.10 и 7.5 обеспечивают запись в регистры соответственно 23 и 24 требуемых в данном такте компо- 15 кент векторов соответственно r„ N демультиплексор 35 коммутирует выход регистра 25 на информационный вход

БП 14.- Вычисление величин 2 осуще0 ствляется аналогично вычислению ком- 20 понент вектора N . Поэтому рассмотрим подробнее вопрос записи информации в БП 14.

На первом управляющем входе БП 14 установлено значение, задающее работу 25

БП 14 в режиме записи, мультиплексоров 15 коммутнрует на адресный вход

БП 14 содержимое регистра 22, мультиплексор 16 коммутирует на вход формирователя 31 синхроимпульсы с выхода 30 элемента И 34. Адрес записи в БП 14 формируется на БФА 8 (младшие разряды) и на счетчике 3 (старшие разряды).

Регистры 21 и 22 обеспечивают соответствие адреса записи и записываемого значения, формирователь 31 обеспечивает задержку синхроимпульса, поступающего на второй управляющий вход

БП 14, необходимую для правильной записи информации. 40

Таким образом, осуществляется вычисление и записи значений с для всех К=О, М,М -1.

Очередной синхроимпульс Т вызывает переполнение счетчика 2, импульс 45 переполнения которого увеличивает на единицу состояние счетчика 3 (при этом счетчики 1 и 2 устанавливаются в ноль).

Синхроимпульс Т, совпадающий с Т, устанавливает поле 7.1 в ноль, что за-50 прещает прохождение синхроимпульсов

Т на счетный вход счетчика 1. При этом в регистры 23, 24 и 21 записаны соответственно операнды и адрес записи последнего результата pm, который записывается в БП 14 по сигналу с выхода формирователя 31, запущенно-. го последним синхроияпульсом Т, поступающим с выхода элемента И 34. Ес06 8 ли расчет для всех P не окончен, т.е. счетчик 42 не переполнился, то очередная микрокоманда осуществляет переход на начало блока 57 и процесс повторяется для следующего P аналогично описанному. Если рассчитаны значения р„для всех Р=О, М.,-i, то импульс переполнения счетчика 3 устанавливает в единицу триггер 4. Очередной синхроимпульс Т приводит к выполнению микз рокоманды, задающей режим выдачи значений функций из БП 14. Поля микрокоманды, задающей режим выдачи значений функций из БП 14. Поля микрокоманды принимают следующие значения: 7.1=0, 7.2, 7.3, 7.4, 7.5, 7.6, 7.7 — любые.

?.8=0, 7,9=0, 7,10 — любое. На первом управляющем входе блока 14 памяти значение, которое задает режим чтения информации, на адресном входе БП -14— адрес с входа 43 устройства, на вход формирователя 31 поступают импульсы с входа 36 устройства. На выходе 38 устройства — логический "0", что osначает готовность информации к выдаче. Указанная микрокоманда выполняется циклически до поступления сигнала

ПУСК. В этом режиме вычисленные значения могут быть считаны в другие устройства. При необходимости обновления матрицы Т на входе 40 устройства подается новое значение матрицы А, а на входе 39 — сигнал ПУСК, пссле чего устройство работает аналогично описанному.

Формула изобретения

Устройство для вычисления матрицы функций, содержащее два триггера, четыре регистра, умножитель, сумматор, первый мультиплексор, причем выход первого мультиплексора подключен к информационному входу первого.регистра, выход которого подключен к первому входу умножителя, выход которого подключен к входу первого операнда сумматора, выход которого подключен к информационному входу второго регистра, о т л и ч а ю— щ е е с я тем, что, с целью расширения класса решаемьж задач за счет возможности вычисления матрицы Т фун- т -+

Ъ кций с „= и Аг,„где вектор г„ необходимый для вычисления -ro элемента Р-й строки матрицы Т, выбирается по определенному, алгоритму как

14257

9 функция P и К, в него введены три счетчика, генератор тактовых импульсов, блок микропрограммного управления, три блока формирования адреса, четыре блока памяти, пять мультиплексоров, четыре регистра, три формирователя импульсов, элемент И и демультиплексор, причем вход запуска уст, ройства подключен к входам установки

: в "0" первого и второго триггеров, : входам начальной установки генерато- ра тактовых импульсов и блока микропрограммного управления, первый выход генератора тактовых импульсов под- 15, ключен к синхровходу второго триггера, выход которого подключен к входу первого логического условия блока микропрограммного управления и через первый формирователь импульсов к вхо- 20 дам начальной установки счетчиков с первого по третий, информационные входы первого и второго триггеров подключены к входу логической единицы устройства, выход переполнения перво- 25 го счетчика подключен к синхровходу первого триггера, выход которого подключен к входу второго логического условия блока микропрограммного управ-! ления, второй выход генератора такто- 30

".вых импульсов подключен к первому входу элемента И, выход которого под.,ключен к первому информационному входу второго мультиплексора и х счетному

,входу второго счетчика, выход которогоЗ5 !. подключен к первым входам первого и ,второго блоков формирования адреса, выходы которых подключены соответст .венно к младшим разрядам информацион ного входа третьего регистра и к ад- 40 ресному входу первого блока памяти, выход переполнения второго счетчика подключен к счетному входу третьего счетчика, выход которого подключен к вторЫм входам первого и второго бло- 45 ков формирования адреса, выход переполнения третьего счетчика подключен к счетному входу первого счетчика, выход которого подключен к третьему входу второго блока формирования ар- 50 реса и к первому входу третьего блока формирования адреса, третий выход генератора тактовых импульсов подключен к синхровходу, блока микропрограммного управления, синхровходам регистров с первого по пятый, к младшему разряду информационного входа демультиплексора и через второй формирователь им*ульсов к второму управляюще06 10 му входу второго блока памяти, выход разрешения вычисления функций блока микропрограммного управления подключен к второму входу элемента И, выход адреса блока памяти блока микропрограммного управления подключен к адресному входу третьего мультиплексора и к адресному входу второго блока памяти, первый управляющий и информационный входы которого подключены соответственно к выходу режима работы блока памяти блока микропрограммного управления и к выходу третьего мультиплексора, выход второго блока памяти и выходы шестого, седьмого и восьмого регистров подключены соответственно к информационным входам с первого по четвертый четвертого мультиплексора, адресный вход и выход которого подключен соответственно к

t выходу выбора первого операнда блока микропрограммного управления и информационному входу пятого регистра, выход которого подключен к второму входу умножителя, выход второго регистра подключен к первому информационному входу пятого мультиплексора и к старшим разрядам информационного входа демультиплексора, старшие разряды выходов с первого по четвертый которого подключены соответственно к информационному входу третьего блока памяти и к информационным входам шестого, седьмого и восьмого регистров, синхровходы которых подключены к младшему разряду соответственно второго, третьего и четвертого выходов демультиплексора, адресный вход которого подключен к выходу адреса демультиплексора блока микропрограммного управления, выход выбора операнда сумматора и в вход нулевого кода устройства подключены соответственно к адресному " и второму информационному входам пятого мультиплексора, выход которого подключен к второму входу сумматора, выходы первого и четвертого блоков памяти и выход второго операнда блока микропрограммного управления подключены соответственно к первому и второму информационным входам и к адресному входу первого мультиплексора,выход номера компонента вектора блока микропрограммного управления подключен к второму входу третьего блока формирования адреса, выход которого подключен к адресному входу четвертого блока памяти, выход режима работы

Поле Назначение поля

Место подключения

Кодировка

0-запрещено

1-разрешено

Выход элемента 34

7.1

Разрешение вычисления функций

7. 2

Адресные входы БП13 и мультиплексора 20 (0000 0001

1000 >

Адрес блока

13 памяти

Вход БФА 10

7.3

7.4

0 — БП11

БП12

Выбор первого операнда

00 — БП13, 01 — Рг26, 10 — Рг27, 11 — Рг28

7.5

Выбор второго операнда

0 — нулевой код, 1 - Pr 25

7.6

Выбор операнда сумматора

00 — БП14, 01 — Рг26, 10 — Рг27, 11 — Рг28

7.7

Адрес демультиплексора

0 — .выдача функций из БП 14 (" Готов" )

1 — вычисление

Функций и запись в БП 14 ("Не готов™) 7,8 Режим работы устройства

ll 14257 устройства блока микропрограммного управления подключен к адресным входам второго и шестого мультиплексоров, первому управляющему входу третьего блока памяти и к выходу готовности информации устройства, вход угла поворота системы координат устройства и выход нЬмера компонента вектора блока микройрограммного управления подключены соответственно к четвертому и пятому входам второго блока формирования адреса, выход счетчика подключен к старшим. разрядам информационного входа третьего регистра, выход которого подключен к информационному входу четвертого регистра, выход которого и вход адреса считываНомер компоненты,00 — n вектора п 01 — п,, 10 — и .

06 12 ния устройства подключены соответственно к первому и второму информационным входам шестого мультиплексора, выход которого подключен к адресному входу третьего блока памяти, вход строба считывания устройства подключен к второму информационному входу второго мультиплексора, выход которого через третий формирователь импульУ сов подключен к второму управляющему входу третьего блока памяпи, выход которого подключен к информационному выходу устройства, В-й информационный вход устройства подключен к В-му информационному входу третьего мультиплексора, В=1,9.

Адресный вход мульти плексора 17

Адресный вхоД мультиплексора 18

Адресный вход мультиплексора 19

Адресный вход демультиплексора 35

Адресные входы мультиплексоров 15,16, первый управляющий вход БП14, выход 38 устройства

14

1425106

Продолжение та блицы

7.9 Режим работы 0 — чтение Первый управляющий вход

БП 13 1 — запись БП 13

7. 10 Номер компоненты 00 — Х, 0) — У, Вход БФА 9 вектора и 10—

906, 3

„0

y ll

И

C$

7.1 7.70

1425706

Составитель 3. Шершиева

Т хред М.Дидык Корректор С,Черни ехред

Редактор О. Головач

Заказ 4773/49 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4