Цифровой анализатор спектра уолша речевых сигналов

 

Изобретение относится к вычислительной технике, а именно к средствам отработки речевых сигналов с использованием преобразования Уолша, и может найти применение в системах автоматического распознавания, речи. Цель изобретения - повышение быстродействия . Поставленная цель достигается за счет того, что в устройство входят информационный вход, аналого-цифровой преобразователь, блок логической памяти, блок памяти , буферный регистр, блок элементов И, мультиплексор, сумматор-вычитатель, коммутатор, сдвиговый регистр , счетчик итераций, .дешифратор итераций, счетчик номеров, счетчик, блок микропрограммного управления. 1 3.п. ф-лы, 8 ил. (Л

СВОЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (ЗП 4 G 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4220263/24-24 (22) 23.02.87 (46) 23.09.88. Бюл. 1"- 35 (71) Черновицкое производственное объединение "Электронмаш" (72) П.Н.Гринчук, Ф.Е.Коркмазский и В.В.Красовский (53) 681.32(088.8) (56) Авторское свидетельство СССР

У 1126969, кл . G 06 F 15/332, 1984.

Авторское свидетельство СССР

Р 1115060, кл .G 06 F 15/332, .1983. (54) ЦИФРОВОЙ АНАЛИЗАТОР СПЕКТРА

УОЛША РЕЧЕВЫХ СИГНАЛОВ (57) Изобретение относится к вычислительной технике, а именно к сред„„SU„„1425710 А 1 ствам отработки речевых сигналов с использованием преобразования Уолша, и может найти применение в системах автоматического распознавания. речи.

Цель изобретения — повьппение быстродействия ° Поставленная цель достигается за счет того, что в устройство входят информационный вход, аналого-цифровой преобразователь, блок логической памяти, блок памяти, буферный регистр, блок элементов И, мультиплексор, сумматор-вычитатель, коммутатор, сдвиговый регистр, счетчик итераций, .дашифратор итераций, счетчик номеров, счетчик, блок микропрограммного управления.

1 з и. ф лы, 8 ил.

1425710

Изобретение относится к вычислительной технике, к средствам обработки речевых сигналов с использованием преобразования Уолша, и может найти применение в системах автомати5 ческого распознавания речи.

Целью изобретения является повышение быстродействия, На фиг.1 изображена блок-схема цифрового анализатора спектра Уолша речевых сигналов; на фиг.2 — функцио. нальная схема коммутатора;на фиг.3 функциональная схема блока микропрограммного управления; на фиг.4

rðàÔ вычисления коэффициентов Уолша по алгоритму быстрог0 преобразования„ реализуемый анализатором для случая М = 16 (где N — число анализируемых отсчетов на интервале анализа); на фиг,5 — граф-схема алгоритма управления, реализуемая блоком микропрограммного управления при вычислении быстрого преобразования Уолша и выводе коэффициентов Уолша из 25 анализатора; на фиг.б — граф-схема работы блока микропрограммного управления при вычислении энергетических компонент спектра Уолша на (и+1)-й и (и+2)-й итерациях; на фиг.7 — граф-схема работы блока микропрограммного управления при выводе энергетических компонентов из анализатора на (и+3)-й итерации; на фиг.8 — граф-схема работы блока микропрограммного управления при записи

35 данных с выхода АЦП в ОЗУ.

Цифровой анализатор спектра Уолша речевых сигналов (фиг.1) содержит информационный вход 1, аналого-цифровой преобразователь (АЦП) 2, блок 3 постоянной памяти, блок 4 оперативной памяти, буферный регистр 5, блок двухвходовых элементов И 6, мультиплексор 7, сумматор-вычитатель 8, коммутатор 9, сдвиговый регистр 10, счетчик 11 итераций, дешифратор 12 итераций, счетчик 13 номеров (операндов), счетчик 14, блок 15 микропрограммного управления (БМПУ), информационный выход анализатора 16„ вход

17 выбора режима, вход запуска анализатора 18.

Коммутатор (фиг.2) содержит цифровой одноразрядный lá-входовой муль-55 типлексор 19, двухвходовые элементы

И 20 и 21,управляющие входы Ц,,...,(1,, выход S, стробирующий вход С.

Блок микропрограммного управления (фиг.3) содержит генератор 22 тактовых импульсов, узел 23 постоянной памяти (ПЗУ) микропрограмм, мультиплексор 24 условий, регистр 25 микрокоманд, регистр 26 адреса возврата, триггер 27 синхронизации,,генератор 28 тактовых импульсов.

На фиг.4 приняты следующие условные обозначения:х(1,) — входные данные; x„(i)-i-й результат преобразования Hà k-й итерации; wz(i)-i-й коэффициент Уолша от входной последовательности х(i); sal(S) — нечет-. ная составляющая; cal(S) — четная составляющая коэффициента Уолша s-й частости. Операнды расположены в естественной последовательности по адресам блока оперативной памяти, Сплошными стрелками показан операнд, используемый со знаком плюс, пунктирными — операнд со знаком минус.

Цифровой анализатор работает следуюшим образом.

Речевой сигнал с информационного входа 1 усиливается и преобразуется в двоичный код АЦП 2 с частотой дискретизации, задаваемой сигналом У7 с выхода БМПУ !5. Сигнал готовности данных АЦП, проходящий на информационный вход И1 БПМУ 15 в конце каждого цикла преобразования АЦП, вызывает прерывание микропрограммы обработки или вывода информации и перехода

БПМУ 15 на микропрограмму записи данных АЦП в блок памяти, граф-схема алгоритма которой изображена на фиг,8.

В соответствии с фиг.8 переход на эту программу инициируется установкой сигнала ГОТ АЦП в "1". Это вызывает установку триггера 27 в "1", запоминание адреса следующей микрокоманды в регистре 16 и запись в адресную часть регистра 25 кода 111111— адреса начала микроподпрограммы записи данных АЦП в блок 4 памяти. На следующем такте БМПУ 15 совершает безусловный переход по выполняющемуся условию D =- 0 (на вход D мультиплексора 24 (фиг .3) в БПМУ 15 постоянно подан уровень логического

"0" ) на адрес 30, где выдаются сигналы 14, Уб, 78, Q з = О, где 74 строб СНО, устанавливает выход счетчика 13 и вход блока 3 в состояние

1 1, что приводит к выдаче из блока

3 адреса входных данных; Y8 — чтение AIQI 2 приводит к открыванию вы3 14257 ходного буфера AUII, ïeðåäà÷å цифрового кода речевого отсчета на информационный вход блока 4 памяти и сбросу сигнала ГОТ АЦП в "О"- 76 — заФ

5 пись ОЗУ приводит к запоминанию отсчета АЦП в блоке 4 памяти по адресу, выданному из блока 3; Q

На следующем такте БПМУ 15 совер- ið шает безусловный переход на адрес

29 (число в нижней части ромба условия) по условию Р, = О, где из

БПМУ 15 выдается сигнал Yi, подготавливая новый адрес данных к следую- 15 щему циклу записи. По следующему такту БПМУ 15 осуществлят безусловный переход на адрес 28, где выдается сигнал О = О, приводящий к выбору регистра 26 в качестве источника адреса следующей микрокоманды. Так как в регистре 26 запомнен адрес в момент прерывания микропрограммы обработки, то в следующем такте произойдут возврат к прерванной 25 микропрограмме и продолжение ее выполнения.

Работа анализатора при выполнении быстрого преобразования Уолша происходит в соответствии с алгоритмом, изображенным на фиг.5. Переход на начало микропрограммы происходит при подаче извне на вход 18 блока 15 анализатора сигнала "О". При этом в адресную часть регистра 25 записывается адрес 000000. В следующем такте осуществляется безусловный переход на адрес 1, в котором из BIINY 15 выдаются сигналы У9, 712, Y13, Y 14, т.e. осуществляется начальная установка узлов анализатора, В следующем такте при условии D=O

БПМУ 15 переходит на адрес 2, в котором из БПМУ 15 выдаются сигналы У5, У10, Y19.. При этом осуществляется чтение первого операнда из блока 4 памяти в буферный регистр 5 с адреса, задаваемого блоком 3. Сигнал У19 разрешает выдачу знака из коммутатора 9 на вход сумматора-вычитателя.

В следуюшем такте БПМУ 15 осуществляется переход на адрес 3, где сигналом 715 производится занесение первого операнда из буферного регистра

5 через блок элементов И 6 и сумматор-вычитатель 8 в сдвиговый регистр

10 со знаком, выдаваемым по У19 из коммутатора 9 на вход сумматора-вычитателя 8. Кроме того, по окончании

10 такта, по < игналу У3 происходит наращивание счетчика 13 номеров на +1 с целью выдачи на адресный выход блока

3 адреса второго операнда. В данном такте работы БПМУ 15 проверяется выполнение условия D = 1. Этот сигнал выхода счетчика 13 номеров равен коду 10, что вызывает выдачу из блока

3 адреса результата. Если это условие не выполняется (выход "Нет" ромба условия D 6, = 1?), то БПМУ 15 выдает сигнал У2 и возвращается на адрес 2.

Так как в счетчике 13 номеров

01 после выдачи сигнала У3, то из блока 3 на адресный вход блока 4 поступает адрес второго операнда. В адресе 2 снова производится чтение операнда (уже второго) из блока 4 памяти в буферный регистр 5 сигналами 75- и У10. Второй операнд иэ буферного регистра 5 через блок элементов И 6 подается на вход сумматора — вычитателя 8, на другой вход которого из сдвигового регистра 10 передается первый операнд. Знак операции при этом определяется знаком из коммутатора 9, выдаваемым по 719.

В следующем такте результат операции фиксируется в сдиговом регистре 10 сигналом 715 и наращивается сигналом У3 счетчик 13 номеров до состояния 1 О. Поэтому при проверке условия Р = 1 на этот раз БПМУ 15 переходит по стрелке "Да" на адрес

4 и производит запись в блок 4 памя-: ти результата операции, выдавая сигналы Y17 — выдача информации из сдвигового регистра 10, и Y6 — запись в блок 4 памяти. При этом из блока 3 выдается адрес результата.

В следующем такте БПМУ 15 переходит на адрес 5, в котором проверяется выполнение условия D 1, означаюшего окончание итераций БПМУ

15 и nepеход на (и+1)-ю итерацию.

Сигнал данного условия поступает с (п+1)-го выхода дешифратора итераций на информационный вход И2 БПМУ 15.

Если это условие не выполняется (n итераций БПУ еще не истекло), то по стрелке "Нет" БПУ производит очередное наращивание адреса блока 3 и счетчика 13 номеров сигналами У2 и У3, очищает сдвиговый регистр 12 сигналом У14 и возвращается на адрес 2. Так как счетчик 13 номеров счетчик по модулю 3, то после оче1425710 редного наращивания его содержимого ан из состояния 1 0 (запись результата) возвращается н состояние

0 0 — выдача адреса первого операнда в новом цикле. Изменение адреса блока 3 приводит к изменению адреса операнда и знака, выдаваемого из коммутатора 9. Таким образом продолжается выполнение второго цикла обработки.

Если п итераций истекло и условие D, = 1 выполняется, то по

1 стрелке "Да" из пятого адреса БПМУ

t5 переходит в седьмой адрес, где проверяется условие 13т = i. Зто услоние представляет собой сигнал, поступающий извне на вход 17 выбора режима анализатора и информационный вход И 8 БПМУ 15, и означает продолженйе вычисления энергетического спектра Уолша или начало нывода коэффициентов Уолша °

Если на входе 17 анализатора сигнал равен логической "1" и условие D, = 1 выполняется, то БПМУ 15 по стрелке "Да" переходит на ветку (В) микропрограммы (фиг.6) вычисления энергетического спектра Уолша, Если же на нходе 17 — логический

"0", то БПМУ 15 по стрелке "Нет" производит чтение первого коэффициента Уолша в буферный регистр, выдавая сигналы У5 и У10, При этом информация из блока 4 памяти по информационной шине поступает на инфармацианньгй выход 16 анализатора, а сигнал У10 может быть использован для стробирования приемкика информации v::ç анализатора. Б следующих двух тактах БПМУ 15 последовательно наращивает дважды сигналам У2 адрес блока 3, переходя безусловно из адреса 8 в адрес 9 и далее в адрес 10.

В адрес 10 БМПУ 15 проверяет условие D —— 1 ?> приходящее с выхода блока 3 на информационный вход И 6

БПМУ 15. Если указанное условие не выполняется, то БПМУ 15 возвращается на адрес 8 для выдачи из анализатора следующего коэффициента Уалша.

Если же условие D = 1 выполняется, И

"o это означает, что нсе 2 коэффициентов Уолша уже выданы из анализатора и по стрелке "Да" БПМУ 15 переходит н начжro А микропрограммы

БПУ.

Знергетический спектр Уолша определяется как сумма квадратов четных и нечетных коэффициентов Уолша

5 одной частости. Учитывая, что анализатор реализует алгоритм БПУ с упорядочением по Уолшу (по частости) коэффициентов, вычисление энЕргетического спектра в нем сводится к вычислению суммы квадратов соседних коэффициентов Уолша, упорядоченных по частости в ячейках блока 4 памяти °

Алгоритм вычисления энергетического спектра в анализаторе (фиг.6) заключается в вычислении квадратов всех и

2 коэффициен тон Уолша на (и+ 1) -й итерации и вычисление суммы содержимого соседних (начиная с первой) ячеек блока 4 памяти на (и+2)-й

20 итерации. Зти ячейки содержат квадраты коэффициентов Уолша, вычисленные на предыдущей (п+1)-й итерации.

Начинается нычисление энергетического спектра с чтения коэффици25 ента Уолша из нулевого адреса буфера результата. При этом из БПМУ 15 выдаются сигналы У5, У10, а также Yt2

У14, БПМУ 15 переходит на адрес 11, в котором У18 разрешается переда30 ча анализируемого бита буферного регистра 5 выхода мультиплексора 7 на вход И 6, прои" âîäèòñÿ занесение частичнога произнедения в СР сигналом

У15 и в конце такта наращивается

35 счетчик на +1 сигналом У11.

БМПУ 15 переходит на адрес 12, в котором анализируется сигнал переполнения счетчика 14 на входе И 5 (условие D4 = 1), т.е, сигнал окончания анализа всех битов операнда и окончания операции квадратирования.

При невыполнении указанного условия

БПМУ 15 производит сдвиг на один бит накопленного н сдниговом.регистре 10 частного произведения сигналом

У16 и возвращается в адрес 11 для дальнейшего накопления частичных произведений. При переполнении сче чика 14 по условию Dq = 1 осуще50 ствляется выход БМПУ 15 из цикла умножения, выдаются сигналы У17 и Уб, осуществляющие запись квадрата коэффициента Уолша в ту же самую ячейку вместо коэффициента Уолша, а также наращивается адрес блока 3 сигналом

БМПУ 15 переходит на адрес 13, из которого по выполнению условия

D = 0 переходит в адрес 14, наращи-, 1425710

35 вая при этом адрес блока 3 на +1, что приводит к наращиванию адреса выхода блока 3 на +1. По адресу 14 производится анализ условия D = 1

2. 5 сигнала на входе И 3 БМПУ 15, приходящего с (и+2) -го выхода дешиф- . ратора 12. Если указанное условие не наступило, то (и+1)-я итерация не закончена, а БИПУ 15 возвращается на адрес 11 для извлечения из блока 4 памяти и квадратирования следующего коэффициента Уолша. По окончании (п+1)-й итерации (Р =1) 1

БИПУ 15 производит чтение первого операнда (квадрата) сигналом У5, занесение его в буферный регистр 5 сигналом У10, а также очищает сдви— говый регистр 10 сигналом У14., После этого БМПУ 15 переходит

20 на адрес 15, в котором заносит операнд из буферного регистра 5 в сдвиговый регистр сигналом 715, наращивает адрес блока 3 на +1 сигналом

У2 и переходит на адрес 16. С адре- 25 са 16 БИПУ 15 безусловно переходит на адрес 17, наращиваемый адрес блока 3 еще раз сигналом У2. Это приводит к изменению адреса операнда на +1. В адрес 17 БИПУ 15 произво- 30 дит чтение второго операнда (квадрата) из соседней ячейки и занесение его в буферный регистр 5 сигналами

У5, У10 и переходит в адрес 18, откуда безусловно переходит в адрес

19, производя занесение суммъi квадратов в сдвиговый регистр 10 сигналом У15. На адресе 19 БМПУ 15 производит запись сигналами У6, У17 суммы квадратов соседних коэффициентов

Уолша (энергетическую компоненту спектра Уолша) из сдвигового регистра 10 в четную ячейку блока 4 памяти, из которой извлекался второй операнд. В следующих двух адресах 20 и 21 БИПУ 15 очищает сдвиговый регистр 10 сигналом У14 и дважды наращивает адрес блока 3, подготавливая в нем адрес следующего операнда. При этом БМПУ 15 перехо50 дит на адрес 22, где проверяется наличие на входе И 4 БМПУ 15 сигнала с (n+3)-го выхода дешифратора

12 (условие D> = 1) . Если данное условие не выполняется, то БИПУ 15 воэ вращается на адрес 15 продолжать управление вычислением энергетических компонент спектра ° Если при очередной проверке условие D выполняется, это означает, что вычисление энергетических компонент сПектра

Уолша закончено и БМПУ 15 по стрелке "Да" переходит на начало С микропрограммы вывода энергетических компонент спектра Уолша (фиг.7).

Управление выводом энергетических компонент спектра Уолша начинается с чтения нулевого адреса буфера результата с помощью сигнала У5 и занесения его в буферный регистр 5 .сигналом У10, который может быть использован для стробирования внешнего приемника информации иэ анализатора.

Далее БМПУ 15 производит четырехкратное наращивание адреса блока 3 сигналом У2, переходя последовательно в адреса 24 — 27 ° Это приводит к наращиванию на два адреса операнда.

В адресе 27 производится анализ сигнала на входе И 4 БМПУ 15 с (n+3)го выхода дешифратора 12 (условие

D = 0 ?). Если это условие не выполняется, то это приводит к возврату БМПУ 15 на адрес 23 и повторению чтения буфера результата с адреса

А;, (где A; „— адрес третьего буФера на предыдущем цикле чтения) с помощью. сигнала 75 и занесению

его в буферный регистр 5 сигналом

У10. Далее повторяется четырехкратное наращивание адреса блока 3 сигналом У2 в адресах 24-27.При выполнении условия D = 0 ? на очереднсм цикле БМПУ 15 по стрелке "Да" переходит в начало (точка А граф-, схемы на фиг.5), после чего начинается новый цикл вычисления спектра для новых данных, накопленных на втором буфере. формула изобретения

1. Цифровой анализатор спектра

Уолша речевых сигналов, содержащий блок постоянной памяти, блок памяти, буферный регистр, счетчик итераций, сдвиговый регистр, блок элементов И и аналого-цифровой преобразователь, информационный вход которого является информационным входом анализатора, первый выход блока постоянной памяти подключен к адресному входу бло- ка памяти, отличающийся тем, что, с целью повышения быстродействия, в него введенысумматор-вычитатель, счетчик номеров, дешифратор итераций, счетчик, мультиплек9 142571 сор, блок микропрограммного управления и коммутатор, выход которого подключен к управляющему входу сумматора-вычитателя, выход которо—

5 го подключен к информационному входу сдвигового регистра, выход которого соединен с информацчонным выходом аналого- цифрового преобразователя и подключен к входу первого операн- 1п да сумматора-вычитателя, информационным входам блока памяти и буферного регистра, выход которого подключен к первому входу блока зг ементов И и первому информационному 15 входу мультиплексора, выход которого подключен к второму входу блска злементов И, выход которого подключен к входу в горого операнда сумматора--вычитателя, выход блока памяти 20 подключен к информационному входу буферного регистра и является информационным выходом анализатора,информационный выход счетчика итераций подключен к входу дешифратора ите- 25 раций, выход которого подключен к первому адресному входу блока постоянной памяти, aòoðoé выход которого подключен к информационному входу коммутатора, выход переноса счетчика итераций подключен к второму адресному входу блока постоянной памяти, третий адресный вход которого падкл:очен к информационному выходу счетчика номеров, выход счетчи35 ка подключен к второму информационному входу мультиплексора, выводы блока микропрограммного управления с первого по двенадцатый подключены соответственно к четвертому и пятому адресным входам блока постоянной памяти, счетному входу и входу разрешения выдачи счетчика номеров, входам управления чтением и записью блока памяти входу запуска преобра9

45 эования и входу чтения аналого-цифрового преобразователя, входу обнуления и тактовому входу Gyhepûoão регистра, счетному входу и входу обнуления счетчика, тринадцатьг.": вы50 ход блока микрогрограммного угравления подключен к входу обнуления счетчика итераций и счетчика номеров и шестому адресному входу блока постояннои,IGMHTH> выходы блока микропрограммного управления с четырнадцатогс по девятнадцатый подключены соответственно K входу обнуления, входу paçðåøeíèÿ записи„. тактовому

f0 входу и входу разрешения чтения сдвигового регистра, управляющим входам мультиплексора и коммутатора, вы— ход окончания преобразования аналого-цифрового преобразователя подключен к первому входу условий блока микропрограммного управления, второй, третий и четвертый входы условий которого подключены соответственно к второму, третьему и четвертому выходам дешифратора итераций, выход переноса счетчика подключен к пятому входу условий блока микропрограммного управления, шестой вход условий которого соединен с счетным входом счетчика итераций и подключен к третьему выходу блока постоянной памяти, выход переноса счетчика номеров подключен к седьмому входу условий блока микропрограммного управления,восьмой вход условий и вход запуска которого являются соответственно входом выбора режима и входом запуска анализатора.

2. Лнализатор по п 1, о т л и ч а ю шийся тем, что блок микропрограммного управления содержит мультиплексор, триггер, первый и второй регистры, первый и второй генераторы тактовых импульсов и узел постоянной памяти, первый выход которого подключен к информационному входу первого регистра и первому информационному входу второго регистра, входы разрешения считывания которых подключны к второму выходу узла постоянной памяти, третий и чет-, вертый выходы которого подключены соответственно к второму информационному входу второго регистра и управляющему входу мультиплексора, выход которого подключен к входам младших разрядов первого и второго регистров, пятый выход узла постоянной памяти подключен к установочному входу триггера, выход которого соединен с входом разрешения чтения узла постоянной памяти и тактовым входом первого регистра, выход которого соединен с первым выходом второго регистра и подключен к адресному входу узла постоянной памяти, выход первого генератора тактовых импульсов подключен к тактовому входу второго регистра и тактовому входу триггера, информационный вход которого является и рвым информационным входом блока, входами условий с второго по восьмой

ll

142 которого являются информационные входы соответственно с первого по седьмой мультиплексора, выходы второго регистра с второго по седьмой являются выходами соответственно с первого по шестой блока, седьмым выходом которого является выход второго ге5710

)2 нератора тактовых импульсов, выходы второго регистра с: восьмого по девятнадцатый являются выходами соответственно с восьмого по девятнадцатый

5 блока, входом запуска которого является установочный вход второго регистра.

1425710

1425710

14257! О! 425710

Фиг.

14? 5710

Составитель А.Баранов

Техред М.Дидык Корректор Г.Решетник

Редактор Л. Гратилло

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4773/49

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4