Устройство для вычисления матрицы функций

 

Изобретение относится к вычислительной технике и может быть ий- :пользовано в специализированных вычислительных системах. Устройство содержит мультиплексоры 1-10, блок формирования адреса 11, демультиплексор 13, блоки 14-1 7 формирования адреса, блок 18 микропрограммного управления, блоки 19-25 памяти, блок 26 запоминания информации , регистры 28-39, счетчик 40

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (я) 4 G 06 F 15/31

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

3м

ГОСУДАРСТВЕННЬ|Й НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ; (21) 4214829/24-24 .(22) 23.03,87 (46) 23 .11.88. Бюл. Н - 43 (71) Московский инженерно-физический институт (72) M.IO.Ñèëêí (53) 681.325 (088,8) (56) Авторское свидетельство СССР

У 1226484, кл. G 06 F 15/31, 1984.

Юэн Ч. и др. Микропроцессорные системы и их применение при обработ.ке сигналов. М.:, 1986, с,237, рис. 7.14, „„SU„„1439617 A 1 (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МАТРИЦЫ ФУНКЦИЙ. (57) Изобретение относится к вычислительной технике и может быть ис-!

: пользовано в специализированных вычислительных системах. Устройство содержит мультиплексоры 1-10, блок формирования адреса 11, демультиплексор 13, блоки 14-17 формирования адреса, блок 18 микропрограммного управления, блоки

19-25 памяти, блок 26 запоминания информации, регистры 28-39, счетчик 40

1439617 по модулю М, счетчик 41 по модулю

Mg счетчик 42 по модулю М1, триггеры 43-45, элемент И 46, элемент ИЛИ 47, сумматор 49, умножитель 50, генератор 51 тактовых импульсов, коммута1 l

Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислительных системах.

Целью изобретения является повы5 шение быстродействия, расширение функциональных возможностей и области применения, На фиг. 1 представлена функциональная схема устройства; на фнг.2 — - 10 функциональная схема блока запомина ния информации; на фиг. 3 — блок микропрограммного управления; на фиг..4-8 блоки формирования адреса с первого по пятый; на фиг. 9 — блок-схема ал- 15 горитма работы устройства; на фиг,10временная диаграмма генератора тактовых импульсов, Устройство содержит мультиплексоры 1-10, блок 11 формирования адреса, 20 вход 12 логического нуля устройства, демультиплексор 13, блоки 14-17 формирования адреса, блок 18 микропрограммного управления (БМУ), выходы

18,1-18.19 блока 18, блоки 19-25 па- 25 мяти (БП), блок 26 запоминания информации (БЗИ), первый .выход 27 демультиплексора, регистры 28-39, счетчик

40 по модулю М,, счетчик 41 по модулю Мд, счетчик 42 по модулю М, триг- 30 геры 43-4 элемент И 46, элемент

ИЛИ 47, второй выход 48 демультиплексора, сумматор 49, умножитель 50, генератор 51 тактовых импульсов, коммутаторы 52-54, третий выход 55 демультиплексора, формирователи 56-58 импульсов, вход 59 начальной установки, вход 60 угла поворота системы координат устройства, группу 61 информационных входов устройства, вход 62 gp адреса считывания устройства, вход 63 строба чтения информации устройства, информационный выход 64,устройства, торы 52-54 и формирователи импульсов

56-58. Это позволяет повысить быстродействие, расширить функциональные возможности и область, применения.

10 ил., 1 табл, 2

Блок 26 запоминания информации содержит группу БП 65, группу мультиплексоров 66, группу коммутаторов 67, группу элементов 2И-ИЛИ 68, группу схем 69 сравнения (количество элементов в каждой группе равно М + 1), мультиплексоры 70.1-70,М> + 1 группы, регистры 71.1-71.М + 1 группы, элементы ИЛИ 72.1-72,M> + 1 группы, дешифратор 73 с выходами 73,1-73.М + i счетчик 74 по модулю М +1, формирователи 75-77 импульсов. БМУ 18 содержит мультиплексоры 78 и 79, регистр 80, узел 81 приращения, БП 82 микрокоманд (MK), регистр 83 МК.

Блок 14 формирования адреса (БФА) содержит БП 84, вычитатель 85, узлы

86 и 87 свертки по модулю М, сумматор 88, триггер 89, формирователь 90 импульсов.

БФА 15 содержит умножитель 91 и сумматор 92, БФА 16 содержит умножитель 93 и сумматор 94.

БФА 17 содержит сумматоры 95 и 96 и мультиплексоры 97 и 98.

Блок 11 содержит БП 99 и сумматор 100.

Блок-схема алгоритма включает блоки 101-111.

Узлы свертки по модулю М + могут быть выполнены на базе сумматора по модулю М + с нулевым сигналом на втором входе или на базе ПЗУ; при конкретной реализации некоторые элементы, например 87 и 88, могут бьггь объединены. Узел 8! может быть реализован на базе сумматора. Коммутаторы могут быть реализованы, например, на базе трехстабильных элементов К 155ЛП8, причем их разрядность определяется разрядностью передаваемой информации, Генератор 51 может быть реализован по известным правилам.

При реализации устройства на конкретной элементной базе может возник—

5 нуть необходимость в дополнительном инвертировании или задержке отдельных сигналов, причем как инверторы, так и элементы задержки, конструктивно могут входить в состав используемых микросхем или быть выполнены как отдельные элементы.

Первый управляющий вход БП вЂ” вход записи-чтения, а второй — вход выборки, однако при использовании конкрет — 15 ных микросхем ОЗУ указанные сигналы могут отличаться (для некоторых типов микросхем ОЗУ) от собственно сигналов выборки и режима микросхемы, которые в этом случае могут быть сфор-20 мированы на основе подаваемых управляющих сигналов. В других случаях первый и второй управляющие сигналы могут использоваться непосредственно.

Вьмод Т генератора 51 подключен 25 к синхровходу триггера .43, выход Т генератора 51 подключен к одному информационному входу мультиплексора 2, выхЬд Т> генератора 51 подключен к первому информационному входу мульти- З0 плексоров 1 и 6, первому входу БФА 14, синхровходам регистров 3 1,32,33,34, 35 и 39, информационному входу коммутатора 53, младшему разряду информационного входа демультиплексора 13 и через формирователь 57 к вторым управляющим входам БП 24, 19 и 20, Подключение входов и выходов БМУ 18 описано в таблице. Выход мультиплексора

1 подключен к счетному входу счетчи- 40 ка 40 и синхровходам регистров 28 и

29, выход мультиплексора 2 подключен к .счетному входу счетчика 41 и к синхровходу регистра 30, вьмод элемента

И 46 подключен к счетному входу счет- 45 чика 42 и через формирователь 58 к входу модификации статуса блоков памяти БЗИ 26, выход счетчика 40 подключен к информационному входу регистра 28 и к второму информационному БО входу мультиплексора 3, выход которого подключен к адресному входу БП 19, выход регистра 28 подключен к информационному входу регистра 29, выход которого подключен к первому информационному входу мультиплексора 3 адресный вход которого соединен с первым управляющим входом БП 19 и подключен к полю 18.7 выхода БМУ 18

1 -> 19617

{таблица), выход переполнения счетчика 40 подключен к другому информ; ционному входу мультиплексора 2 и первому информационному входу мультиплексора 5, выход счетчика 41 подключен к информационному входу регистра 30 и к второму информационному входу мультиплексора 4, первый информационный вход которого подключен к выходу регистра 30, выходы счетчиков 40 и 41 подключены соответственно к первому и второму входам

БФА t5, выход которого подключен к информационному входу регистра 31, выход регистра 3 1 подключен к информационному входу регистра 32, выход мультиплексора 4 подключен к адресному входу БП 20, перньпr управляющий вход которого соединен с адресным входом мультиплексора 4, первый управляющий вход БП 24 подключен к полю 18,1 выхода БМУ 18, выход БП 19 подключен к информационному входу регистра 39, выходы мультиплексоров 8 и 9 подключены к информационным входам регистров соответственно 33 и 34, выходы которых подключены к первому и второму входам умножителя 50, выход которого подключен к первому входу сумматора 49, второй вход и выход которого подключены соответственно K выходу мультиплексора 7 и к информационному входу регистра 35, выход которого подключен к первому информационному входу мультиплексора 7 и к старшим разрядам информационного входа демультиплексора, старшие разряды выходов с первого по шестой которого подключены соответственно к информационным входам регистров 36-38, информационному входу БП 20, информационному входу БП 19, информационному входу коммутатора 52, младшие разряды первого, второго и третьего выходов демультиплексора 13 подключены к синхровходам регистров соответственно 36-38, входы с первого по четвертый мультиплексора 8 подключены соответственно к выходам БП 21,25, 22 и 24, входы с первого по пятый мультиплексора 5 подключены соответственно к выходам БП 20 и 23 и регистров 36-38, выход БФА 11 подключен к адресным входам БП 21 и 25, первый выход БФА 14 подключен к адресному входу БП 22, выход БФЛ 16 подключен к адресному входу БП 23, первый и второй выходы БФА 17 под1439617 ключены соответственно к адресным входам мультиплексоров 8 и 9, выход регистра 32 подключен к информационному входу элемента 54, выходы коммутаторов 52-54 подключены соответственно к входам информационному, строба записи и адреса записи БЗИ 26, входы строба чтения и адреса чтения которого подключены соответственно 10 к входам 63 и 62 устройства, выход

БЗИ 26 подключен к выходу 64 устройства, В-й вход группы 61 подключен к

В-му информационному входу мультиплексора 10, (B=-1-9), выход которого 16 подключен к информационному входу

БП 24, выход счетчика 42 подключен первым входам БФА 11 и 15 и к вто, ому входу БФА 14, третий и четвертый входы которого подключены соответст- 20 венно к входу 60 устройства и к выходу счетчика 41.

Выход коммутатора 52 подключен к. информационным входам БП 65, выходы которых через коммутаторы 67 подклю- 25 чены к выходу 64 устройства, выход коммутатора 54 подключен к первым информационным входам мультиплексоров

66, выходы которых подключены .к адресным входам соответствующих БП 65, аО первый управляющий вход M-го БП 65 подключен к M-му выходу дешифратора

73 и соединен с управляющим входом

M-ro коммутатора 67 и адресным входом M-ro мультиплексора 67, а также с первым входом первой группг входов

M-го элемента 2И-KBf выход которого подключен к второму управляющему входу М-ro БП 65, М=1, М+ 1, первый вход второй группы М-го элемента 2И-ИЛИ 10 подключен к выходу M-й схемы 69 сравнения, вторые входы схем 69 сравнения подключены к входу 62 устройства (старшим разрядам), младшие разряды входа 62 устройства подключены к вто- 45 рым информационным входам мультиплексоров 66, выход счетчика 74 подключен к входу дешифратора 73, M-й выход которого подключен к первому входу М-го и второму входу ((М+1)п\Ос1(Мз+1) ) Го 5О элементов ИЛИ 72 и к адресному входу

M-го мультиплексора 70, выход M-го элемента ИЛИ 72 подключен к входу выборки M-ro регистра 71, входы начальной установки разрядов которого подключены к входу 59 устройства в соот- ветствии с требуемым начальным состоянием, выход формирователя 58 подключен к счетному входу счетчика 74 и через формирователь 77 — к синхровходам регистров 71, выход М-го мультиплексора 70 подключен к информационному входу M-го регистра 71, выход которого подключен к второму входу

M-й схемы 69 сравнения, первому информационному входу ((M+ 1) mod (M+ 1))-го мультиплексора 70 и к второму информационному входу ((M-1)mod(M>+ 1))-го мультиплексора 70, вход 63 устройства через формирователь 75 подключен к вторым входам второй группы элементов

68, выход элемента 53 через формирователь 76 подключен к вторым входам первой группы элементов 68, вход 59 устройства подключен к входам начальной установки разрядов счетчика 74.

Допустим в пространстве заданы некоторая основная система координат (ОСК) и вращающаяся система координат (ВСК), которая получается из ОСК путем вращения OCK вокруг осей ОХ, OY и OZ, причем положение ВСК относительно ОСК описывается следующим .образом: повернем OCK на угол у. воФ

jxpyr ocu OZ Получившуюся систему ко ординат обозначим ПСК . — повернутая система координат. ПСК задает равновесное положение ВСК относительно ОСК, При этом имеют место непрерывные ко- лебания ВСК относительно ПСК (т.е. повороты на небольшие углы вокруг

f / осей ОХ,OY u OZ ПСК), которые описываются матрицей вращений А, связывающей ОСК н ВСК, В ОСК задано множество из M векторов й< =(npÄ, hpp, n p>), где Т вЂ” символ транспортирования, P = О, Мз -1. С ВСК жестко связано множество из N точек, расположенных симметрично относительно оси

OZ ВСК, например, принадлежащих поверхности цилиндра или уСеченной сферы. В. ряде специальных задач для каждого Р требуется рассчитать Н„функций. где r — радиус-вектор К -й точки кр P в ВСК; К.р является функцией от P u

К, К=О, N р-1 — относительный номер точки в P-м подмножестве точек. Совокупнссть функоий зз рассчитанных

Ипн P=O, M -1 и К-О, N„-1, образует матрицу функций Т = (2 „) размерности

М уИ„ р причем для счета каждой строки матрицы Т требуется формирование подмножества из N векторов 8р, в

1439617

8) прн = О, !!,— и i = О, M» параметр К=О, N 1, где N М1И, .

Расчет по формулам (3) и (4) позволяет для любого P осуществить выбор подмножества точек, требуемого для расчета P-й строки матрицы Т, Введем обозначения: (2) соответствии oо с!1глуин1вуми с<>o f 11oøåвиями.

Вектор,р может бь1ть представлен следующим образом: (3;р соз,р s iп Ч, Ч

cos Ч рсоа 4, )l.

13; Sin

"Р

Г„= Y p

Z„ (6) (7) (8) (9) (10) (11) 10 P Р р1 рг рэ где Х„,, У>р, Е„р — декартовы, а р;

cos Ч =В р

Ч, и Ч ; — сферические координаты Кр-й

П. = siï Ч ; точки в ВСК. Параметр „ является функцией только от Зр (f;f я цилиндра) или постоянен (для сферы), параметр 16 зр /jp 1р

Ч задает положение j -ro кольца (для U =N U +N U

Эр 1Р 11 1! цйлиндра) или 1р-й параллепи (для сферы) параметр р задает положение

Анализ (1) — (11) позволяет предлоу 30

-го столба (для цилиндра) или j -го жить следУющий алгоритм Расчета матP р меридиана (для сферы), При этом для 20 любых j значение 4 з ависит только р - - fp

Расчет NP по формуле (6) и запись от 1 для любых ) значение р зави- компонент в регистры 36-38.

1 -P 1Р сит топько от i для любых j эначе.

Расчет Ь по формуле р У р

1р ние Ч ; зависит только от 1р и изменя- N Z; (12) ется с шагом дЧ. Таким образом, координаты К -й точки однозначно определяютдля 1 = О,М -1 и запись результатов р в БП 19.

) Р 1 с ся значениями 1р и 1 Параметры jp u iI рассчитываю ф му рас читываются по формуле

Расчет U;p по формуле (11) для

О, М -1 и запись результатов в

jp= jHp+ jl (3) 30 БП 20. .1р = ((1<„(7 Ô g>„+ i) g 3„(4) PacweT "р„no формуле где )X) — целая часть числа Х; ср» - Р,, U;»» bj (!3)

j = О, Мч-1 - относительный номер па- для всех К=О, М -1 т.е. j = О, М,-1, раметра jp в P-м подмножестве; — О, М -1) и запись результатов в

О, М - 1 — относительный номер ЗБ блок 26. параметра iP в P-м подмножестве;

Повторение всех расчетов для

jнР— начальное смещение по j для

М 1 ° заданного P i — начальное смещение

° 4P

Вычисления в укаэанной последовапо i для заданного P рассчитанное в тельности осуществляются периодически для Ч = О, 40 после записи текущих значений матрицы

A с входов 61 устройства в БП 24 °

Величины j u j рассчитываются нр нр

Рассмотрим функциональное наэназаранее и хранятся соответственно с,чение блоков памяти, входящих в сосБП 99 и БП 84. Для случая сферы (тав устройства.

14 (ОйII-MÄ) в зависимости от Р, где 45

П вЂ” количество параллелей; для цилиндБП 19 предназначен ля запоминара 1 =О M, — количество то ек в одтетствии с (12) . Ern объем равен М ном столбе (М;-П) . Параметр j g (О М -1)

C нр (р ( слов, где М < — количество точек в одной параллели (или количество меридианов для сферы) или количество точек в одном кольце (для цилиндра). Величина (p/zp) поступает с входа 60 устройстслов. ва и задается например, например, при настроиБП 21 предназначен для хранения не устройстве. Относнтельннй номер величин Z . Его объем авен П сло () = О, П-1) . точки в подмножестве может быть рассчитан по формуле:

БП 22 предназначен для хранения величин П1, и U; (р= О, М(-1) .

К,= 1М+ i „ Его объем равен 2,1 слс в, Величины

14396

U è U располагаются в двух пос 1р г р ледовательных ячейках памяти.

БП 13 предназначен дпя хранения вектоРов йр ддя Р=О, Из — f. Его объем равен ЗМЗ слов. Компоненты и,, п„ и расположены в трех последовательРз ных ячейках памяти.

БП 24 предназначен для запоминания значений элементов матрицы А.

Его объем — 9 слов. Элементы матрицы могут быть записаны, например, по столбцам.

БП 25 презназначен для хранения величин Чур. его объем равен П слов, БЗИ 26 предназначен для записи, хранения и выдачи значений Г „ (Р=О,М, — 1, К О,М„-1). Конструкция

БЗИ 26 позволяет осуществлять одновременную запись новых (соответствую- 2р щих новому значению матрицы А) величин рк и считывание ранее вычисленных старых значений с „ для любого Р;

БЗИ 26 состоит из М + 1 БП 65 объембм по N слов, Каждый БП 65 содержит N„ 25 и значений к (К=О, N„-1) для некоторого Р (т.е. некоторую строку матрицы .Т) . При этом в любой момент временй

M БП 65 работает в режиме чтения и из них могут быть считаны значения д0 с, к для P=O, Мд-1, соответствующие старому значению матрицы А. Один из

БП 65 находится в режиме записи (pe" зервный блок) и в него записываются новые, т.е. вычисляемые для принятого в данном периоде Т1 значения матрицы А, значения с«для некоторого Р, В течение периода Т, происходят вычисление и запись в БП 65 значений для всех Р=О Мз-1. В процессе 4О

Рк Ф работы статус резервного поочередно присваивается каждому из БП 65, С каждым БП 65 группы связан один из регистров 71 группы, в котором указан номер (Р) строки матрицы Т, элементы которой записаны в данном БП 65 в момент обращений, или код резервного блока, который указывает, что в этот блок записываются. вычисляемые значения Lpg . 50

На вход счетчика 74 БЗИ 26 посту.лют импульсы, поступление которых означает, что очередная строка матрицы Т вычислена и записана в резервный БП 65. По этим импульсам происходит модификация статуса БП 65 по следующему алгоритму: пусть в резервный

БП 65 в данном цикле .записываются элементы P-й строки матрицы Т (в этом

17 10 же цикле одновременно могут быть считаны старые значения элементов P-й строки матрицы Т из некоторого БП 65 с номером P в соответствующем регистре 7 1) . По окончании записи элементов P-й строки в резервный БП 65 (т.е, в следующем цикле) в регистр

71, соответствующий этому БП 65, записывается код "Р", т.е. при обращении к элементам Р-й строки информация считывается из этого блока, а БП 65, в котором записаны старые значения элементов P-й строки матрицы А, приобретает статус резервного (в соответствующий регистр 71 записывается код "RZ") и в него записываются элементы (Р+ 1)тпой М строки матрицы Т.

Такая замена осуществляется циклически для всех Р; правильная синхронизация обеспечивается тем, что импульс модификации статуса БП 65 вырабатывается при поступлении импульса с выхода элемента И 46, по которому P=(P+1)mod М . Для резервного

БП 65 соответствующий выход дешифратора 73 — единичный, что обеспечивает выборку тех регистров 71 группы, информация в которых должна быть изменена и задает режим коммутации мультиплексоров 70 группы. При логической единице на адресном входе мультиплексора 70,М íà его выходе — содержимое регистра 71.М+1, т.е. регистра 71.М-1 (сложение и вычитание по mod(M3 +1)) .

Информация в регистры записывается по сигналу с выхода формирователя 77 импульсов.

Рассмотрим теперь вопросы управле" ния записью и чтением информации.

Режим работы M-rо БП определяется состоянием М-го выхода дешифратора:

0 — чтение, 1 - запись, при этом на выход 64 устройства могут быть подключены только блоки, работающие в режиме чтения. Для резервного блока элемент 67 закрыт. Состояние выхода дешифратора определяет также адрес, поступающий на адресный вход данного

БП 65, Для резервного БП 65 на адрес" ный вход подается адрес с выхода коммутатора 54. Для остальных БП 65 на адресный вход подаются младшие разряды адреса с входа 62 устройства, представляющие собой относительный номер элемента в строке. Старшие раз ряды адреса, представляющие собой номер строки (Р), поступают с входа

14396

62 устройства на первые входы схем 69 сравнения группы, Адреса с входа 62 или с выхода коммутатора 54 сопровождаются стробами соответственно с входа 63 устройства и с выхода коммутатора 53. Стробы через формирователи 75 и 76 подаются на первые входы элементов И элемента

2И-ИЛИ. При этом для резервного блока 1О

65 памяти строб с выхода формирователя 75 проходит так, как соответствующий разряд дешифратора — в единице.

Строб чтения с выхода формирователя

75 проходит на вход выборки того 15 БП 65, в который в момент обращения записана требуемая строка. При наличии сигналов записи-чтения и выборки про сходит запись (чтение) информации.

Формирователи 75 и 76 предназначены 2р для обеспечения требуемых параметров импульса на входе выборки блока памя,ти, а также обеспечивают задержку импульса, необходимую для устойчивой

1записи информации, формирователь 77 25

1обеспечивает надежную модификацию

1статуса блоков.

Рассмотрим йримеры реализации БФА, БФА 11 предназначен для адресации блоков 21 и 25 памяти, БП 99 содержит 30 значения 1яр, вычисленные для всех P.

Сумматор 100 осуществляет расчет по формуле (3), БФА 14 презназначен для адресации блока 22 памяти.

БП 84 содержит значения i, вычисленные для всех P

БФА 14 работает следующим образом: при заданной организации БП 22 адрес величины U< равен 2i<, адрес вели- 4п чины U; равен 2i +1. Элементы 84-88 осуществляют расчет i Формирование удвоенного значения осуществляется монтажно — сдвигом влево на один разряд. Младший разряд адреса формирует- 45 ся на счетном триггере 89, который обеспечивает выборку U; и Uq; эа два последовательных такта Т. Правиль. ная последовательность выборки обес-. печивается начальной установкой триг- 5р гера 89.

17 12

БФА 11,15 и 16 могут быть легко реализованы на базе ПЗУ.

БФА 17 формирует адреса, поступающие на адресные входы мультиплексоров

7и9.

В зависимости от значения управляющего сигнала t8.18 БФА 17 или про1пускает без изменения на адресные входы мультиплексоров 7 и 9 значения, заданные в полях соответственно 18,8 и 18.3 БМУ, или модифицирует их с периодом Т в соответствии с состоянием триггера 89. Модификация заключается в прибавлении содержимого триг. гера 89 к значениям, заданным в полях 18.8 и 18.3

Рассмотрим функциональное назна.чение полей SMY 18, В таблице приведен пример кодировки полей микрокоманд (МК).

Микропрограмма работы устройства составляется в соответствии с блоксхемой алгоритма (фиг.9) с использованием введенной кодировки МК.

Блоки алгоритма (фиг ° 9) имеют следующий смысл:

101

102

103

104

106

107

108

109

110 начальная установка устройства; проверка: ЛУА=1 — ?; прием матрицы А; расчет вектора Ур, задание режима для расчета

Ь ; управление передается аппаратным средствам; расчет и запоминание Ь1 для

О,М,-1, возврат управления БМУ 18; задануе режима для расчета

U;, управление йередается апйаратным средствам; расчет и запоминание 0„ для всех i = О, М -1, возврат управления БМУ 18; задание режима для расчета управление передается аппаратным средствам; у% расчет и запоминание „для всех К=О, N -1, P=P+1 возврат управления БМУ 18; проверка; ЛУК=1 — ?, БФА 15 формирует адрес записи pz в БЗИ 26, Требуемый адрес вычисляется в соответствии с (5).

БФА 16 формирует адрес компонент вектора A в соответствии с выражением А = 3Р + С, где С вЂ” значение поля 18, 16, В дальнейшем при описании работы

55 устройства используется введенная кодировка, причем выражение 18.H:=ххх означает, что поле 18.Н принимает значение ххх. В целях упрощения указываются только поля, наиболее сущест

1439617 венные л рассматриВаемом такте. При этом значения ncòÿïüíèõ полей л данном такте могут принимать зна«ения из числа допустимьж (таблица) и не противоречащих значениям полей, указанных янно. I

Устройство работает следующим образом.

В устройстве реализован следующий 10 принцип управления: общее управление работой устройства и вычислительным процессом осуществляет БМУ 18, однако часть вычислений, характеризующаяся больщим количеством понторяющихся 15 операций, выполняется под управлением аппаратных средств. Цля перехода к такому режиму вычислений очередная

МК БИУ 18 задает необходимую коммутацию операндов и результата, требуе- 20 мую частоту синхроимпульсов и другие необходимые параметры и блокирует прохождение синхроимпульсон на синхронход БМУ 18. БМУ 18 приостанавливает слою работу до тех пор, пока не 25 закончится требуемый цикл вычислений (при этом на его выходе находится МК, задающая необходимый режим вычислений). По окониании цикла сигнал запуска устанавливает триггер 45 в еди- 30 ницу и на синхролход БМУ 18 поступает очередной синхроимпульс, выбирающий следующую MK.

Работа устройства осуществляется в соответствии с алгоритмом. 35

По сигналу начальной установки (НУ), поступающему с, входа 59 устройства, который может вырабатываться при включении питания или поданаться н требуемые моменты времени, элемен- 40 ты устройства устанавливаются в начальное состояние: триггер 45 устанавливается в единицу, регистры 80 и 83 БМУ 18 — нулевое состояние, генератор 51 — в начальное состояние, 45 счетчик 74 — н состояние М,, регистры 71,1,, °,,71.М, 71.И +1 — в состояния соответственна "О"," 1",..., "N -1", "RZ", где "RZ — код резервного блока памяти, не совпадающий ни 50 с одним из кодов О-"M — 1".

Такая начальная установка регистров и счетчика может быть достигнута за счет соответствующей коммутации сигнала НУ по входам установки в единицу или установки н ноль требуемых разрядов.

По окончании сигнала НУ с выходов генератора 51 начинают поступать синхроимпульсы Т,, Т,, Тд . Неличин» периода 1 < достато«на для выполнения операций приема новогo значения Mr. òрицы А и вычисления матрицы Т, леличина периода Т достаточна для выполнения операции вида ns i4 на элементах 49 и 50 с учетом совмещенного с нь<числениями формирования адреса и выборки операндов из памяти, Т »2Т< (фиг, 10) . По синхроимпульсу Т на выход БМУ 18 поступает первая микрокоманда, которая обеспечивает проверку ЛУА с выхода триггера 43. При этом

ПрЛУ5»10, АП = (адрес первой микрокоманды блока 103 ); 18.1 0:»»0;

18 . 1 1;=00; 18 . 12:»О; 18 . 15:»О;

18,9:»1. Если ЛУА»0 (триггер 43 в нуле), то выбирается следующая МК, которая осуществляет безусловный переход на NK проверки ЛУА (ПрЛУ = 01, AII = (адрес первой NK блока 102 % ), т,е. переход по адресу, заданному в поле АП на первую MK блока 103, Синхроимпульс Т, устанавливает триггер

43 в единицу, вследствие чего счетчик 42 устанавливается в ноль, по синхроимпульсу Т осуществляется пе реход на первую МК блока 103, Блок

103 содержит последовательность NK в результате выполнения которой осуществляются прием новых значений матрицы А и сброс триггеров 43 и 44.

Последовательность содержит 9 MK н которых заданы следующие значения полей: 18.10:»О; ПрЛУ»00; 18 ° 2:» < код адреса от О до 8); 18.1:»1; 18.14:»1;

18. 11:»00) 18. 12:»О; 18 ° 15:»О;

18.9:»1. Таким образом, триггеры 43 и 44 обнуляются, БП 24,— в режиме записи, информация с входов 61 выбирается в соответствии со значением адреса записи (18.2) и записывается в

БП 24 по сигналу с .выхода формирователя 57 импульсов. После приема новых значений матрицы А начинается выполнение блока 104, который содержит последовательность МК, обеспечивающую расчет компонент вектора Np (в данном случае, Р»0) . Поля NK принимают следующие значения: 18.10:»О; ПрЛУ:»

=00; 18.2:» «с код адреса от 0 до 8 <.;

18.1:»О; 18.4:»00; 18,3:»011; 18.18;

»О; 18,13,:»1у 18,14: О; 18,15,: 0;

18.16:»00,01,10; 18.9 =1; 18.8: * 00,О1 ; 18.5:»W00, 001, 010

Поля 18,2, 18,6, 18.8 и 18,5 гри выполнении блока 104 принимают раз"! 5

1439617

16 личные значения в разных тактах Т что и указано при описании формата

NK. Такие обозначения используются и в дальнейшем.

Таким образом, БП 24 — в режиме чтения, информация с выхода БП 24 записывается в регистр 33 (адрес считывания задается в поле 18,2); информация с выхода БП 23 считывается по ip адресу, формируемому в БФЛ 16, и записывается в регистр 34. Результаты вычислений записываются в регистр 35 и через демультиплексор 13 в один из регистров 36-38. Демультиплексор 13 16 коммутирует на информационные входы регистров 36-38 информацию с выхода регистра 35„ а на синхровходы регистров 36-38 — синхроимпульсы Т . При этом коммутация на входы регистров 2р

36 38 осуществляется в тех тактах, когда в регистр 35 записаны значения, соответственно ., N . u N что обеспечивает правильную запйсь ихранение значений компонен1. вектора Ир. 25

При расчете вектора Np важную роль !, играет также мультиплексор 7, который при вычислении компонент вектора подает на один из входов сумматора 49 или нулевой код с входа l2 устройст- чц ва, или значение частичной суммы с выхода регистра 35.

В качестве примера рассмотрим вычисление Np, . По синхроимпульсу Т> на адресный вход БП 24 поступает адрес элемента а,, а адресный вход БП 23 адрес с выхода БФА 16, по которому выбирается п р,. Следующим синхроимпульсом значения а«и п р, заносятся 40 в регистры 33 н 34 соответственно. На выходе мультиплексора 7 — нулевой код.

По следующему синхроимпульсу в регистры 33 и 34 заносятся значения а „ и пр, а в регистр 35 — значение и р» 45 которое через мультиплексор 7 подается на один из входов сумматора 49. В следующем такте в регистры 33 и 34 заносятся значения а», и n, в регистр

35 — значение а»» п р» + аа» и р, ко- 50 торое через мультиплексор 7 подается на один из BxolTQB сумматора 49.

По следующему синхроимт ульсу в регистр 35 записывается результат вычислений Np»= я» пр + а пр» +

+ аз ° и... демультиплексор 13 подклю-3»- чает регистр 35 на вход регистра 36.

Следующий синхроимпульс записывает в регистр 36 значение Np» и отключает регистр 36 по входу (таким образом

Nq» в регистре 36 хранится до тех пор, пока не будет рассчитано Ир» для следующего Р), аналогично вычисляются значения N и Np ..Г(ля повышения быстродействия допустимо совмещение записи результата вычислений и вычисления первого произведения для следующей компоненты.

IIo окончании выполнения последовательности МК блока 104 в регистры

36-38 записаны значения соответственно N p,, И и Np„. Счетчики 40 и 41 установлейы в ноль.

По очередному синхроимпульсу Т> осуществляется переход к блоку 105.

На выходе БМУ 18 появляется МК, задания режима поля которой принимают следующие значения:поле 18.10 устанавлива.ется в единицу-, что приводит и к установке в ноль триггера 45 и подключает логический ноль на синхровход

БМУ 18, поля 18.19:=0; 18.12:=1;

18,11:=00; 18,7:=i (на адресный вход

БП 19 подключен регистр 29); 18.6:=0;

18. l8:=0; 18.3:=010; 18.8:=01;

18.4: =10," 18. 5: =011; 18. 9: =1; 18. 5:=0;

18 13:=О. Таким образом, информация с выхода БП 21 записывается в регистр

33, в регистр 34 записывается N, на одном входе сумматора 49 — нулейой код. адрес БП 21 формируется на БФЛ 11 аналогично описанному, результат вычислений записывается в БП 19 через демуль иплексор 13 по сигналу с выхода формирователя 57. На счетный вход счетчика 40 поступают синхроимпульсы с выхода мультиплексора 1, вследствие чего счетчик изменяет свое состояние от 0 до М,-1, т.е. j =О., М»-1, что обеспечивает расчет всех Ь р для заданного P. По сигналу переполнения счетчика 40 триггер 45 устанавливается в единицу, что подключает синхроимпульсы Т на синхровход БИУ 18. При этом в регистр 28 записан адрес последнего вычисляемого Ь р, а в регистр

33 — последнее значение Z>p. По следующему синхроимпульсу Т результат вычислений записывается н регистр 35, адрес записи переписывается в регистр

29, а на выходе БМУ 18 появляется следующая МК, блокирующая прохождение синхроиипульсов Hl счетный вход счетчика 40 (18,12:= О), поле 18,10:=0; поле 18.7=1 (т.е, БП 19 продолжает находиться в режиме записи), последний результат L ji, записывается в БП

1439617

l7

19 по сигналу с выхода формирователя 57, запущенного этим синхроимпульсом. В следующей NK поле 18.7:=0, что исключает запись недостоверной инфор5 мации. Таким образом, в БП 19 записаны все требуемые для заданного Р значения Ъ . В соответствии с алгоритмом (блок 107) очередная NK задает режим расчета U . Укаэанная NK долж- 10 на поступать по синхроимпульсу Т» синхронному с Т, При необходимости, так как MK детерминирована, это условие легко соблюдается введением холостой МК для пропуска одного так- 15 та, МК режима задает следующие параметры: поле 18.10 устанавливается в единицу; 18.9:=1, 18,15:=0; 18,19:=1;

18.11:=01; 18.7:=0; 18.6:=1 (при этом на адресном входе БП 20 адрес с выхо- 20 да регистра 30), поле 18. 18: = f поле 18„17 устанавливается .в единицу, что устанавливает в ноль триггер 89;

18.3:= 000; 18,8:= 00; 18,4:= 01;

18.5:= 100; 18.9:= 1; 18.15:= О. Таким образом на синхровходе БМУ 18 логический ноль, на синхровход счетчиков 41 и 40 подключены соответственно синхроимпульсы Тд, Т>, БФА 17 работает в режиме модификации, на ÇP информационные входы регистров 33 и

34 подключены соответственно БП 22 и регистр 36, на одном входе сумматора 49 — содержимое регистра 35, счетчик 41 - в нуле, на адресном входе

БП 22, так как счетчик 41 и триггер !

89 — в нуле, БФА 14 вырабатывает адрес элемента для UÄ< соответствующего заданному Р, которое определяется состоянием счетчика 42, и i =О (i:= 40

<состояние счетчика 41 ).Следующий синхроимпульс Т> записывает в регистр

33 считанное значение U ;p, в регистр

34 — значение N « триггер 89 устанавливается в единицу. При этом БФА 17 модифицирует адреса операндов, вслед ствие чего на выходе мультиплексора 9 появляется содержимое регистра 37, на выходе мультиплексора 7 — нулевой код, на адресном входе БП 22 — адрес сле- rp дующей ячейки памяти, в которой записано значение Uq,г (для того же самого i) . Следующим синхроимпульсом Т (синхронным с Т,) в регистр 35 записывается значение U,, N в регист-55

« р ры 33 и 34 — значения соответственно

U . и N,, триггер 89 устанавливается

2 <11 в ноль, на один из входов сумматора 49 коммутируется содержимое регистра 35, Импульс Т увеличивает содержимое счетчика 41 на единицу, что обеспечивает формирование адреса для выборки соответствующего следующему значению

По следующему импульсу Т в регистр

35 записывается результат: U (äëÿ данного i) а в регистры 33 и 34— операнды, необходимые для вычислений по следующему i. Запись результата вьиислений в БП 20 осуществляется IIQ сигналу с выхода формирователя 57 (правильный результат записывается во втором такте Т> периода Т ).

Дальнейшие вычисления осуществляются аналогично для всех i,ò.е. =О,М -1, Рассмотрим завершение вычислений по данному режиму.

В последнем цикле по i синхроимпульс Т с выхода мультиплексора 2 записывает в регистр 30 адрес последнего вьиисляемого значения U; и вызывает импульс переполнения счетчика 41, который устанавливает в единицу триггер 45. Следующий импульс Тз записывает в регистр 35 последнее вьиисленное значение U °, запускает

1Р формирователь 57, сигнал с выхода которого записывает последний вычисленный результат в БП 20, а также вызывает появление следующей MK на выхо .де БМУ 18 в которой поля 18,10:=0; 18.13:=1; 18,6:=1;ó 18.11:=00; 18.12:=

— = 0; т.е, счетчики 40 и 41 — в нулевом состоянии, на выходах мультиплек1 соров 1 и 2 — логические нули, БП 20 ° в режиме записи. Таким образом, в

БП 20 з апис аны вс е вычисленные з начения U;, после чего следующей МК БП

20 переводится в режим чтения. В соответствии с алгоритмом очередная МК задает режим расчета 7 (блок 109) .

Ее поля принимают следующие значения: поле 18,10 устанавливается в единицу, 18.9;<0; 18.4:=11; 18.3:=100; 18.8:=

10; 18. 18,:=О; 18. 5: =101; 18. 15: =

1; 18 ° 7:=0; 18.6:=0; 18 ° 12:=1;

18.11:=10; 18.14:=0; 18,19:= 1.

На синхровходе БМУ 18 — логический ноль, разрешена выдача вычисляемых значений в БЗИ 26, на входы регистров 33 и 34 поступает информация с выходов соответственно БП 25 и

БП 26, на один из входов сумматора 49 подключен регистр 39, регистр 35 через демультиплексор 13 подключен на вход коммутатора 52, БФА 17 не мади19

14396 фицирует адреса, разрешен переход к следующему значению P по импульсу переполнения счетчика 41, на адресных входах БП 19 и 20 — содержимое счет5 чиков соответственно 40 и 41, на синхровходах которых соответственно синхроимпульс Т> и импульс переполнения счетчика 40.

На адресных входах БП 19, 25 и 20 адреса, по которым на выходы блоков выбираются значения соответственно

Ь, Ч и U; . Параметр V>< выбирается из БП 25 по адресу, формируемому

БФА 11 на основе значения j (счетчик

40) и значения Р (счетчик 42) . Параметры Ь и U; выбираются по их относительным номерам (соответственно и i) .в подмножестве для заданного

Р, так как адреса записи указанных параметров и определялись как их относительные номера.

Таким образом, следующий синхроимпульс Т> записывает в регистр 39 значение Ь, в регистр 33 — значение 25

V >и в регистр 34 — значение U, счетчик 40 увеличивает свое состояние на единицу и, следовательно, из

БП 19 и 25 выбираются параметры Ь и V> +, . Из БП 20 выбирается пара- З0 м р П„ .

Очередной синхроимпульс Т, записывает в регистр 35 значение вычисленное для j u i, а в регистЗВ ры 39, 33 и 34 — значения с выходов соответственно БП 19, 25 и 20. Вычисляется функция t> для 1. + 1 и

ip. Аналогично рассчитываются значения Тр для заданного i и всех j=O,M,-1, „

Импульс переполнения счетчика 40 увеличивает состояние счетчика 4 1 на единицу и далее расчет производится для всех j=0, М -I аналогично описанному. Расчет производится для всех

i-=0, М -1; для каждого значения i расчитывается М, значений . Запись результатов вычисления в БЗИ 26 производится следующим образом: информация с выхода регистра 35 через демультиплексор 13 и коммутатор 52 поступает на информационнык вход БЗИ 26, на вход адреса записи которого через коммутатор 54 поступает адрес, формируемый БФА 15 и задержанный на ре-,.

В5 гистрах 31 и 32, что обеспечивает соответствие адреса записи и записываемого значения; запись информации

I производится по "èíõðîèìïóëüñó Т, 17 20 проходящему через коммутатор 53 на вход строба записи БЗИ 26, Рассмотрим завершение цикла. Очередной импульс Т, вызывает переполнение счетчика 41, записывает в регистр 39 последнее значение (по j)

Ъ1р, в регистр 34 — последнее (по i) значение U и в регистр 33 — последsp нее (по j) значение V>p . ИмпУЛьс переполнения счетчика 41 устанавливает в единицу триггер 45, через элемент

И 46 увеличивает содержимое счетчика

42 на единицу, а также запускает формирователь 58 импульсов. На синхро- вход БМУ 18 подключены синхроимпульсы Тз . Очередной синхроимпульс Т> записывает в регистр 35 последнее вычисленное значение, а также приводит к появлению следующей МК на выходе

БМУ 18. Сигнал с выхода формирователя 76, запущенного этим импульсом, записывает с БЗИ 26 последнее,вычисленное значение, после чего импульс с выхода формирователя 58 модифицирует статус блоков 65 памяти БЗИ 26 (это обеспечивается соответствующей задержкой в формирователе 58 импульса с выхода элемента И 46), В очередной MK производится проверка окончания расчета по всем P. Ее поля принимают значения: 18,10:=О; 18.9:=1;

18,15:=-О; 18.11:=00; 18.12:=0;е

ПрЛУ=11, АП =(адрес первой МК блока 102) . В следующей МК заданы значения: ПрЛУ=01," АП= (адрес первой МК блока 104, Если расчет для всех Р завершен, то импульс переполнения счетчика, 42 установил в единицу триггер 44, т,е.

ЛУК=1 и осуществляется переход иа первую MK блока 102 и при поступлении очередного импульса Т устройство работает аналогично описанному.

Если расчет не завершен, то ЛУК=О и следующая МК осуществляет переход на первую микрокоманду блока 104.

Процесс повторяется.

Формула изобретения

Устройство для вычисления матрицы функций, содержащее умножитель, сумматор, три регистра, блок микропрограммного управления, первый блок фор-, мирования адреса и два блока памяти, причем выход первого регистра подключен к входу первого сомножителя умножнтеля, выход сумматора подключен

2!!

4 196! 7

15 к информационному входу второго регистра, выход третьего регистра подКЛЮЧРН К ВХОДУ RTOPOI О СОМНОЖИТРЛЛ умножителя, о т л и ч а ю щ е е с я тем, что, с целью повышения быстро-! действия, расширения функцианальнь|х возможностей и области применения, н него введены три счетчика, девять регистрав, четыре блока формирования адреса, пять блоков памяти, блок запоминания информации, десять мультиплексоров, демультиплексор, генератор тактовых импульсов, три триггера, элемент ИЛИ, три коммутатора, элемент И и три формирователя импульсов, причем первый выход генератора тактоBbIX HIIII IIbOOB IIO I:HI0 eH K CHHXPOBXO» ду первого триггера, выход которого подключен к входу первого логического условия блока микропрограммного управления, вход второго логического условия которого подключен к выходу второго триггера, сннхровход которого подключен к выходу переполнения первого счетчика, информационные входы первого и второго триггерон подключены к входу логической единицы устройства, второй выход генератора тактовых импульсов подключен к синхровходам регистров с первого по пятый и к младшему разряду информационного входа демультиплексора, а такхсе через первый формирователь импульсов — к первому управляющему входу первого блока памяти, вход начальной установки устройства подключен к входам начальной устаповки блока микропрограммного управления и генератора тактовых импульсов, В-й информационный вход группы устройства подключен к P-му информационному входу первого мультиплексора, (H=1 9), выход котарого подключен к информационному входу первого блока памяти, второй управляющий вход которого соединен с выходом режима работы первого блока памяти блока микропрограммного управления, адресный вход первого блока памяти соединен с адресным входом первого мультиплексора и с выходом адреса элемента матрицы А блока микропрограммного управления, выход первого блока памяти подключен к первому информационному входу второго мультиплексора, адресный вход которого падключен к выходу адреса второго операнда блока микропрограммного управления, выхоц второго мультиплексора

55 и;;(1кл((1ч е н к и ((форма лиани((му Rx oIIó тр:з него регистра, RbIx(i, умно. кителя подключен к RxoIIy вернат (P oIIepaHga сумматора, нхоп второго операнда которого подключеH к выходу третьего мультиплексора, выход которого подключен к старшим разрядам информационнога входа демультиплексора, ад. ресный вход Kot oðoão подключен к выходу адресга записи результата блока микропрограммного управления, старшие разряды выходов с первого по третий демультиплексора подключены соответI ственно к информационным входам шестого, седьмого и восьмого регистров, cHHxpoBxopb1 которых подключены соответственно к младшему разряду первого, второго и третьего выходов демультиплексора, выходы регистров с шестого по восьмой подключены соответственно к информационным входам с первого по третий четнертого мультиплексора, четнертый информационный вход и выход которого подключены соответственно к выходу второго блока памяти и к информационному входу первого регистра, выходы второго и третьего счетчиков подключены соответственно к первому и второму входам первого блока формирования адреса, выход которого подключен к информационному входу четвертого регистра, выход которого подключен к информационному входу пятого регистра, выход первого счетчика подключен к первому входу второго блока формирования адреса, второй вход и выход которого подключены соответственно к выходу номера компоненты вектора п блока микропрограммного управления и к адресному входу второго блока памяти, первый и второй информационные входы третьего мультиплексора подключены соответственна к выходу второго регистра и к входу логического нуля устройства, выход третьего блока памяти подключен к пятому информационному входу четвертого мультиплексора, адресный вход которого подключен к первому выходу третьего блока формирования адреса, второй выход которого подключен к адресному входу третьего мультиплексора, третий информационный вход которого подключен к выходу девятого регистра, четвертый, пятый и шестой выходы старших разрядов демультиплексора подключены соответственно к инФормационным входам третьего и чет1439617

) /

: Л нертого блоков памяти и к ииформационному «ходv ««ep«« «.o Ko o1), Bto рой выход ге).ерлтора тактовых импульсон подключен к первому входу четвер5 того блока формирования адреса, синхровходу девятого регистра, первым информа««««онным входам пятого и шестого мультиплексоров и к информационному входу второго коммутатора, выход 1ð первого формирователя импульсов подключен к вторым управляющим входам третьего и четвертого блоков памяти, третий выход генератора тактовых импульсов подключен к первому информа- 15 ционному входу седьмого мультиплексора, выходы пятого, шестого и седьмого блоков памяти подключены соответственно, к второму, третьему и четвертому информационным входам второ- эр го .мультиплексора, выход пятого блока формирования адреса подключен к адресным входам пятого и шестого блоков памяти, первый выход четвертого блока формирования адреса подключен к адресному входу седьмого блока памяти, вход логического нуля устройства подключен к .вторым информационным входам пятого, шестого и седьмого мультиплексоров, адресные входы кото- др рых подключены соответственно к полю задания периода синхроимпульсов для второго счетчика блока микропрограммного управления, выходу третьего триггера и к полю задания периода синхроимпульсов для третьего счетчика блока микропрограммного управления, выход шестого мультиплексора подключен к синхровходу блока микропрограммного управления, выход пере- 4р полнения второго счетчика подключен к третьему информационному входу седьмого мультиплексора и к первоиу информационному входу восьмого мультиплексора, выход переполнения третье- 45

ro счетчика подключен к первому входу элемента И и к второму информационному входу восьмого мультиплексора, выход которого подключен к первому входу элемента ИЛИ, втоРой вход и вы- 5р ход которого подключены соответственно к входу начальной установки устрой ства и к синхровходу третьего триггера, адресный вход восьмого мультиплексора подключен к полю задания источника запуска блока микропрограммного управления выхода блока микропрограммного управления, информационный вход третьего триггера подключен к входу лог««ческо««единицы устройства, поле задания режима управления выхода блока микропрограммного управления, через второй формирователь импульсов поцключено к входу установки в "0" третьего триггера, поле ус тановки триггеров выхода блока микропрограммного управления подключено к входам установки н "0 первого и второго триггеров, выход первого триггера подключен к входу установки в

"0" первого счетчика, выход которого подключен к первому входу пятого блока формирования адреса и к второму входу четвертого блока формирования адреса, третий, четвертый, пятый входы и второй выход которого подключены соответственно к входу угла поворота системы координат устройства, выходу третьего счетчика, полю установки в "0" триггера выхода блока микропрограммного управления и к первому входу третьего блока формирЬвания адреса, второй, третий и четвертый входы которого подключены соответственно к полям адреса первого операнда, управлением мультиплексором и признака модификации адреса первого операнда выхода блока микропрограммного управления, поле разрешения перехода к следующему значению P (P размер матрицы) выхода блока микропрограммного управления подключено к второму входу элемента И, выход которого подключен к счетному входу первого счетчика и через третий формироватепь импульсов к входу модификации статуса блоков памяти блока запоминания информации, выход седьмого мульт «плексора подключен к счетному входу третьего счетчика и к синхровходу десятого регистра, выход которого подключен к первому информационному входу девятого мультиплексора, второй информац««о««ныл«вход которого соединен с информационным входом десятого регистра и подключен к выходу третьего счетчика, выход девятого мультиплексора подключен к адресному входу третьего блока памяти, первый управляющий вход которого соединен с адресным входом лен)«того мультиплексора и подкгючен к полю режима работы второго блока памяти выхода блока микропрограммного управления, выход пятого мультиплексора подкпючен к счетному входу гторого счетчика и к синхронходам одиннадцатого и

25 143 двенадцатого регистров, выход второго счетчика подключен к информационному входу одиннадцатого регистра, первому информационному входу десятого муль";иплексора и к второму входу пятого блока формирования адреса, входы начальной установки счетчиков второго и третьего подключены к соответствующему полю выхода блока микропрограммного управления, выход одиннадцатого регистра подключен к информационному входу двенадцатого регистра, выход которого подключен к второму информационному входу десятого мультиплексора, выход которого подключен к адресному входу четвертого блока памяти, первый управляющий вход которого соединен с адресным входом десятого мультиплексора и подключен к полю управления мультиплексором вы.хода блока микропрограммного управления, выход четвертого блока памяти подключен к информационному входу девятого регистра, выход пятого регистра подключен к информационному входу третьего коммутатора, управляющие входы первого, второго.и третьего коммутаторов пОдключены к полю. управ" ления выдачей результатов в блок запоминания информации выхода блока микропрограммного .управления, выходы первого, второго и третьего коммутаторов подключены соответственно к информационному входу, входу строба за- писи и входу адреса записи блока запоминания информации., входы строба чтения, адреса чтения и выход которого подключены соответственно. к входам строба чтения информации и адреса считывания устройства и к информационному выходу устройства, вход начальной установки устройства- подключен к входу начальной установки блока запоминания информации, причем блок запоминания информации содержит группу блоков памяти, две группы мультиплексоров, группу коммутаторов, группу элементов 2И-ИЛИ, группу схем сравнения, группу регистров, группу элементов

ИЛИ, дешифратор, счетчик по модулю

M +1, три формирователя импульсов, причем информационные входы блоков памяти группы подключены к информационному входу блока, входы модификации статуса блоков памяти блока подключены к счетному входу счетчика по модулю И + 1 и через первый фор9617

26 мирователь импульсов блока — к синхровходам регистров группу, старшие разряды входа адреса чтения блока г,одключены к первым входам схем сравнения группы, выход счетчика по модулю

И + 1 подключен к входу дешифратора, M-й выход которого подключен к перво" му входу M-ro и к второму входу

10 ((М+1)гаос1(И +1)) -го элементов ИЛИ группы (М=1, И +1), к первому управляющему входу М-ro блока памяти .группы, адресному входу М-ro мультиплексора первой группы, управляющему вхо16 ду М-го коммутатора группы, первому входу первой группы входов М-го элемента 2И-ИЛИ группы, адресному входу

М-го мультиплексора второй группы, выход которого подключен к информацион20 ному входу M-ro регистра группы, выход которого подключен к первому информационному входу ((M+1)mod(M +1))ro мультиплексора второй группы, второму информационному входу((И-1) mod (M>+1)) -го мультиплексора второй группы, второму входу M-й схемы сравнения группы, выход которой подключен к первому входу второй группы входов М-.ro элемента 2И-ИЛИ, выход которого подключен к второму управляющему входу

М-го блока памяти группы, выход М-го элемента ИЛИ группы подключен к входу выборки M-ro регистра группы, вход, . начальной установки блока подключен

З5 к входам начальной установки разрядов регистров группы и счетчика по модулю M + 1 в соответствии с требуемым начальным состоянием, вход стро": ба чтения блока через второй формиро

40 ватель импульсов блока подключен к вторым входам второй группы входов элементов 2И-ИЛИ, вход строба запи си блока через третий формирователь импульсов блока подключен к вторым

45 входам первой группы входов элементов 2И-ИЛИ, вход адреса записи блока подключен к первым информационным вхо. дам мультиплексоров первой группы, вторые информационные входы мультиб0 плексоров первой группы подключены к младшим разрядам входа адреса чтения блока, выход М-го мультиплексора первой группы подключен к адресному вхо-. ду M-го блока памяти группы, выход

55 которого подключен к информационному: входу М-го коммутатора, выход которого подключен к информационному входу блока, 27

1439617

Кодировка

Код АП

Адрес перехода (Ап) 18. 1

Режим работы

БП 24 (1) 1-й вход БФА 17

18.4

Адрес второго операнда

¹ Поле Модификация адреса

Проверка логических условий (ЛУ)

ПрЛУ

18. 2 Адрес элемента матрицы А

18.3 . Адрес первого операнда (без модификации) 18.5 Адрес записи р ез ул ьтата

18.6 Режим работы

БП 20

18.7. Режим работы

БП 19

00 — ЛУ=Π— выбирается следующая

MK

01 — ЛУ=1 — выбирается MK адрес которой задан в адресе перехода (АП)

10 — проверка ЛУ А с триггера 43

11 — проверка ЛУ К с триггера 44

О-чтение, 1-запись

Код адреса (0-8) 000 — Рг36

001 — Рг3 7

010 — Рг38

011 — БП23

100 — БП20

00 — БП 24

01-БП 22

10-БП 21

11-БП25

000 — Рг36

001 - Рг37

010 — Рг38

011 — БП 19

100 - БП 20

101 — на БЗИ26 (через коммутатор 52) О-чтение, 1-з апис ь

Точка подключения

Внутреннее поле БМУ

Вход 3/4т БП 24 °

Адресные входы

БП 24 и мультиплексора 10

Адресный вход мультиплексора 8

Адресный вход демультиплексора 13

Вход 3/4т БП 20, адресный вход мультиплексора 4

Вход 3/4т БП 19, адресный вход мультиплексора 3

1439617

Продолжение таблицы

2

Управление мультиплексором 7 (без модификации) 18.8

2-й вход БФА 17

00

Управление выдачей результатов в

БЗИ 26

Управляющие входы коммутаторов 52-54

18.9

Π— выдача разрешена

1 — выдача запрещена

Π— управление от

БМУ 18

1 — аппаратное

18. 10

Задание режима управления

Вход формирователя

Адресный вход мультиплексора 2

Адресный вход мультиплексора 1

Установка в ноль счетчиков 40 и 41

Установочные входы счетчиков 40 и 41

Установкй триггеров 43 и 44

Установочные входы триггеров 43 и 44

Вход э,пемента И 46

18.14

18. 15

Π— переход запрещен

1 — переход разрешен

Разрешение перехода к следующему значению P

18. 16

Номер компоненты вектора пр

З-й вход БФА 17

О - адрес не модифицируется

1 - адрес модифици« руется

18. 11 Задание периода си нхр оимпул ьс он счетчика 41

1812. Задание периода синхроимпульсов счетчика 40

18, 17 Установка в ноль триггера 89

18,18. Признак модификации адреса первого операнда

18. 19 Задание источника запуска БМУ 18 на вых од е мул ьтиплексора 7 код "О" содержимое регистра 35 содержимое регистра 39

00 — на счетном входе счетчика 41 логический ноль

01 — на счетном входе синхроимпульсы т

10 — на счетном входе счетчика 40 импульсы переполнения счетчика 4 1

0 — на счетном входе логический ноль

1 — на счетном входе синхроимпульсы Т3

Π— пассивный

1 — активный

00 — п,, О! — п1,, 1-й вход БФА 16

1 О llð|

Π— пассивный Вход формирователя

1 - активный уровень 90 БФА 14

Π— сигнал переполне- Адресный вход мульния счетчика 40 типлексора 5

1 — сигнал переполнения счетчика 4 1

1439617

ЛУА=О

ЛУА= 1

ЛУ А вход не готово готово

ЛУК=О

ЛУ К вход расчет не окончен

ЛУК= 1

Логическое условие готовности текущих значений на входе 6 1

Логическое условие окончания расчета для всех P расчет окончен, счетчик

42 установлен в ноль

Продолжение таблицы

С выхода триггера

С выхода триггера

1439617

З1-: 186

ФИ83

1439б 1 7

1439617

Составитель З,Шершнева

Техред N.Ходанич Корректор А.Обручар

Редактор Л.Гратилло

Заказ 6080/50

Тираж 704 Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4