Устройство системного контроля для мультипроцессорной системы

 

Изобретение относится к вычислительной технике и может быть использовано при построении мультипроцессорных систем. Цель изобретения - повышение надежности системы за счет введения контроля времени захвата шины каждым процессором. Устройство содержит дешифратор 16 адреса, счетчик 17 допустимого времени захвата шины, регистр 26 маски, генератор 21 тактовых импульсов, блок 22 установки начального состояния , регистр 20 запросов и др. блоки . На счетчике 17 контролируется

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК 5р 4 Г 06 F 15/16, 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К AOTOPCH0MY СВИДЕТЕЛЬСТВУ г;

I, ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

IlPH ГКНТ СССР (21) 4173566/24-24 (22) 04.01.87 (46) 28.02.89. Бюл. 1Ф 8 (71) Рязанское специальное конструкторское Сиро Научно-производственного объединения "Нефтехимавтоматика" (72) В.В.Николаев, Ю.В.Косов и В.П.Ягноков (53) 681.325(088.8) (56) Патент США У 4418385, кл. G 06 F 13/00, опублик, 1981.

Модуль системного контроля

СМ 1800 ° 2002 ° Техническое описание и инструкция по эксплуатации.

3.035.047.ТО.

„„SU„„1462342 А1 (54) УСТРОЙСТВО СИСТЕМНОГО КОНТРОЛЯ

ДЛЯ МУЛЬТИПРОЦЕССОРНОЙ СИСТЕМЫ (57) Изобретение относится к вычислительной технике и может быть использовано при построении мультипроцессорных систем. Цель изобретения — повышение надежности системы за счет введения контроля времени захвата шины каждым процессором.

Устройство содержит дешифратор 16 адреса, счетчик 17 допустимого времени захвата шины, регистр 26 маски, генератор 21 тактовых импульсов, блок 22 установки начального состояния, регистр 20 запросов и др. блоки. На счетчике 17 контролируется допустимое время захвата шины одним эадатчиком. Устройство позволяет подключать к одной системной шине до восьми задатчиков. В регистр 20 заносятся требования задатчикон на захват системной шины. На блоке 35

1462342 формирования сигнала подтверждения запроса, шифраторе 36, счетчике 37 и дешифраторе 38 реализовано предоставление системной шины задатчикам в зависимости от их приоритетов.

6 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении мультипроцессорчых систем.

Целью изобретения является повышение надежности системы за счет введения контроля времени захвата шины каждым процессором.

На фиг. 1 представлена структурная схема. мультипроцессорной системы; на фиг. 2 — структурная .схема устройства; на фиг. 3 — структурная схема блока связи модулей задатчиков системным интерфейсом; на фиг. 4— циклограмма переключения задатчика; на фиг, 5 - циклограмма выхода на системный интерфейс; на фиг. 6— блок формирования сигнала подтверждения запроса. мультипроцессорная система (фиг. 1), содержит процессоры 1 8 (ИП1-ИП8), в каждом из которых имеется блок связи с шиной, устройство 9 систем- . ного контроля (УСК), блрки 10 оперативной памяти, блоки 11 связи с объектом, блоки 12 ввода-вывода, объединенные через системный интерфейс (шину) 13.

Устройство системного контроля (фиг, 2) содержит элемент ИЛИ 14, регистр 15 номера процессора, длительно захватившего шину 13, дешифратор 16 адреса, счетчик 17 допустимого времени захвата шины, блок 18 формирования сигнала прерывания, таймер 19, регистр 20 запросов на захват шины, генератор 21 тактовых импульсов, блок 22 установки начального состояния, блок

23 управления переключением задатчика, блок 24 формирования импульса записи, блок 25 задержки, регистр 26 маски, элементы И 27-34, блок 35 формирования сигнала подтверждения запроса, шифратор 36 подтверждения запросов, счетчик 37, дешифратор 38 приоритета .

Блок связи с шиной каждого задатчика (фиг. 3) содержит шинные

5 формирователи 39 адреса, шинные фор- . мирователи 40 данных, шинные форми-. рователи 41 сигналов управления, первую коммутационную панель 42, вторую коммутационную панель 43, 10 элемент ИЛИ 44, первый элемент И 45, схему 46 сравнения, второй элемент

И 57, дешифратор 48 адреса, регистр

49 запроса монопольного захвата шины.

Система работает следующим

15 образом.

Всем используемым в системе процессорам присваиваются номера от 0 до 7. К каждом процессоре перемычками на коммутационной панели 42 устанавливают код, соответствующий присвоенному номеру, на коммутационной панели 43 перемычку устанавливают таким образом, чтобы обеспечить соединение выхода элемента ИЛИ 44 с соответствующей линией запроса шины. Сигнал "Сброс", формируемый в системе при включении питания, уста30 навливает в ноль все разряды регистра

26 маски, снимая тем самым маскирование со всех запросов на захват шины, воздействуя на блок 22 начальной установки, записывает в счетчик

17 допустимого времени захвата шины

35 число, соответствующее времени выполнения одного цикла команды при установленной в системе частоте следования тактовых импульсов, обнуляет счетчик 37, устанавливая таким обра40 зом высший приоритет для нулевого запроса на захват шины и выдавая в систему подтверждение запроса на захват шины для процессора с номером

О, т.е. он становится активным .

1462342

55

На выходе схемы 46 сравнения процессора с номером 0 устанавливается сигнал подтверждения, разрешающий прохождение сигналов адреса, данных и управления на шину 13 через фор5 мирователи 39 — 41 и запрещающий выдачу запроса на захват шины (ЗЛО) .

Во всех остальных процессорах

1 схемы 46 сравнения не зафиксированы .совпадения кодов подтверждения запросов на захват шины с кодами, установленными, на коммутационных панелях 42, формирователи адреса, данных и управления 39-41 закрыты, а элемент И 47 открыт, что запрещает выдачу на шину сигналов адреса, данных и управления и разрешает выдачу на шину запросов

ЗМИ1-31 1lil7 .

Операция смены эадатчика на шине 2р начинается с момента, когда один или несколько сразу процессоров с номерами 1-7 обращаются к устройствам, размещенным на шине. На выходах 1 дешифраторов 48 адреса появляются сигналы запроса, которые, пройдя через открытые элементы И 47 и коммутационные панели 43, поступают на входы регистра 20 запросов модуля

МСК. Запись в регистр 20 запросов осуществляется по сигналу тактового генератора. С выхода регистра 20 запросов сигналы запросов на захват шины через открытые элементы И 27-34. поступают на входы блока 35. На выходе блока 35 появляется сигнал подтверждения запроса на захват шины для процессора с наименьшим номером, т.е. обладающим на настоящий момент времени наивысшим приоритетом. Сигналы подтверждения запроса с выхода блока 35 поступают на входы блока 23 управления переключением задатчика и входы шифратора 36, с выхода которого в виде двоичного 45 кода, соответствующего номеру процессора с наивысшим приоритетом, запрашивающим захват шины, поступают на информационные входы счетчика 37.

Сигналы управления (чтение, запись, ввод, вывод) с шины поступают на входы элемента ИЛИ 14, выход которой соединен с первым входом блока

23 управления переключением задатчика. По заднему фронту любого сигнала управления, т.е. в конце .каждого цикла выполнения команды, блок 23 управления переключением задатчика анализирует состояние выходов блока 35. Если хотя бы на одном из выходов блока 35 присутствует сигнал подтверждения запроса, то это означает, что еше хотя бы один процессор, кроме активного, требует захвата шины для выполнения обмена, и начинается цикл переключения задатчика (фиг. 4), Со второго выхода блока 23 управления переключением эадатчика выдается сигнал "Запрет СУ, запрещающий выдачу сигналов управления иэ процессоров и запись запросов на захват шины в регистр 20 запросов. Сигнал запрета, воздействуя через первый

И 45, закрывает формирователь 41 сигналов управления активного процессора. Состояние формирователей 41 сигналов управления других процессоров не изменяется, так как они закрыты отсутствием сигнала подтверждения с выходов схем 46 сравнения °

С задержкой на один период частоты генератора 21 иэ блока 23 управления переключением эадатчика выдается сигнал "Запрет ПЗИШ", который запрещает срабатывание схем 46 сравнения в процессорах, в результате чего в активном процессоре на выходе схемы 46 сравнения снимается сигнал

"Подтверждение"0 и формирователи

39 и 40 адреса и данных закрываются, отключая тем самым шины адреса и данных активного процессора от шины.

Второй элемент И 47 активного процессора открывается, пропуская тем самым на шину сигнал запроса на захват мультишины с выхода дешифратора 48 адреса (если сигнал имеется) . Однако изменения состояния выходов блока

35 не произойдет, так как запись в регистр 20 запроса запрещена сигналом "Запрет СУ".

Одновременно с сигналом "Запрет

ПЗМШ" иэ блока 23 управления переключением задатчика выдается сигнал записи кода подтверждения запроса на захват шины, который, проходя через блок 24 формирования импульса записи, поступает на вход записи счетчика

37, и код подтверждения запроса на захват шины записывается в счетчик 37. Сигналы с выхода счетчика 37 поступают на дешифратор 38, на выходе которого появляется сигнал приоритета, устанавливая высший приоритет обслуживаемому в данный момент процессору.

14623

Код подтверждения захвата шины по линиям ПЗИШО-ПЗИШ2 поступает на входы схем. 46 сравнения. По окончании сигнала "Запрет ПЗИШ" схема 46 сравнения в процессоре, номер которого соответствует коду на линиях ПЗИШОПЗИШ2, формирует на своем выходе сигнал "Подтверждение",и формирователи.39 и 40 адреса и данных этого процессора открываются, пропуская сигналы адреса и даннъ|х на шину. Сигнал

"Подтверждение", воздействуя на второй элемент И 47, запрещает выдачу на шину запроса на захват шины от этого процессора.

Формирователи 41 сигналов управления остаются закрытыми из-за при-, сут=твия на входах элементов И 45 сигнала "Запрет СУ". С задержкой на один период частоты генератора 21 снимается сигнал "Запрет СУ", и формирователь 41 в процессоре, номер которого соответствует коду подтверждения на линиях ПЗИШО-ПЗИН1 открыва- 25 ется, пропуская на шину сигналы управления, и цикл переключения задатчика завершается.

По окончании импульса "Запрет СУ" запись в регистр 20 запросов возоб- З0 новляется, новое состояние линий запроса ЗИШО-ЗИШ7 записывается в регистр 20 запросов, что приводит к изменению состояния выходов блока 35.

Если на выходах блока 35 имеется сигнал подтверждения запроса на захват шины, то по окончании цикла обмена процесс переключения задатчика повторяется.

Защита от несанкционированно долгого захвата мультишины осуществляется следующим образом. По окончании сигнала "Запрет СУ" возобновляется запись запросов в регистр 20 запро" 45 сов. Если переключение задатчика произошло, то активный модуль к . этому моменту времени уже снял свой запрос на захват шины. Состояние регистра 20 запросов изменяется, что 6О приводит к-изменению состояния выходов блока 35 (фиг. 6). Совпадение изменения состояния выходов блока 35 сигналом "Сброс" длительностью в один период :частоты генератора 21, формируемЬго блоком 23 управления переключением эадатчика непосредст-:. венно sa импульсом "Запрет СУ", приводит к срабатыванию блока 22, и в

42 6 счетчик 17 записывается число, соответствующее времени, достаточному для выполнения одного цикла команды с учетом допустимого времени ожидания ответа от внешнего устройства. На счетный вход счетчика 17 поступают импульсы с выхода генератора 21. С приходом каждого импульса тактового генератора число, записанное в счетчике, уменьшается на единицу. Если импульс с блока 22 начальной установки не поступил до того момента, когда счетчик установится в ноль, и не записал в него новое значение кода начальной установки, то принимается решение о несанкционированно долгом захвате шины, и на выходе счетчика 17 формируется импульс, который через блок 25 задержки поступает на вход записи регистра 15 и записывает в него код подтверждения запроса, соответствующий номеру ак- ., тивного в этот момент процессора, длительно захватившего шину. С за" держкой,.достаточной для записи кода подтверждения запроса в регистр 15, с первого выхода блока 25 задержки на счетный вход счетчика 37 поступает импульс, вызывающий изменение состояния счетчика 37 на единицу, т.е, происходит принудительное изменение приоритетов запросов процессоров. Импульс с первого выхода блока 25 задержки поступает так же на четвертый вход блока 23 управления переключением задатчика, что инициирует цикл переключения задатчика на.шине уже с новыми приоритетами для каждого из процессоров. Сигнал с выхода счетчика 17 поступает также на второй вход блока 18 формирования сигнала прерывания. С выхода блока

18 формирования сигнала прерывания импульс выдается по шине на соответствующие входы прерывания процессоров, которые в соответствии с принятым с системе протоколом, считывая номер процессора из регистра 15, принимают решение о причине длительного захвата шины. Если принято решение о неисправности одного из процессоpos, то он может быть исключен из дальнейшей работы в системе путем наложения на его запрос маски. Наложение маски осуществляется записью соответствующего кода в регистр 26 маски. Сигнал с выхода регистра 26 маски, воздействуя на элементы И

1462342

Формула изобретения

27-34, запрещает прохождение соответствующего запроса в блок 35, В случае, если на момент прихода заднего фронта импульса управления на выходе блока 35 нет подтверждений запросов, то управление переключением задатчика не инициирует переключение задатчика и формирует импульс, запускающий блок 22 начальной установ" ки. Переключения задатчика не производится, прерывание, сигнализирующее о длительном захвате шины, не выдается.

Работа системы в режиме монополь-. ного захвата шины одним иэ процессоров аналогична описанной, за исключением того, что запрос на монопольный захват шины формируется путем записи процессором соответствующего кода в регистр 49 запроса монопольного захвата шины. Запрос на монопольный захват шины подтверждением запроса не снимается и через элемент

ИЛИ 44 и коммутационную панель 43 25 выдается на шину. Своей командой процессор должен записать в счетчик времени число, соответствующее планируемому времени захвата шины.

Так как сигнал запроса монополь- 30 ного захвата шины подтверждением захвата не снимается, то состояние выходов блока 35 по окончании импульса

"Запрет СУ" не изменяется, и на них постоянно присутствует сигнал подт- 35 верждения захвата. В этом случае блок 23 управления переключением задатчика в конце каждого цикла работы активного процессора иници-. ирует цикл переключения эадатчика, 4р но переключения не происходит, так как запрос от активного процессора имеет наивысший приоритет. Импульс запуска блока 22 не формируется,,и счетчик 17 непрерывно считает от за- 45 писанного в него процессором числа.

Если по какой-либо причине планируемое время монопольного захвата шины превышено, то формируется сигнал прерывания и дальнейшая работа ана- 5р логична описанной. Снятие запроса монопольного захвата шины осуществляется записью процессором соответствующего кода в регистр 49 запроса моно-. польного захвата шины. Процессор 55 выполняет один цикл следующей командЫ в режиме захвата шины. В конце этого цикла смена задатчика происходит обычным порядком.

Устройство системного контроля для мультипроцессорной системы, содержащее генератор тактовых импульсов, блок формирования сигнала подтверждения запроса, счетчик и дешифратор приоритета, разряды выхода счетчика соединены с информационными входами дешнфратора приоритета, о т л и ч аю щ е е с я тем, что, с целью повышения надежности за счет введения контроля времени захвата шины каждым процессором, в него введены элемент

ИЛИ, блок формирования сигнала прерывания, таймер, дешифратор адреса, регистр номера процессора, счетчик допустимого времени захвата шины, регистр запросов на захват шины, блок установки начального состояния, блок управления переключением задатчика, блок формирования импульса записи, блок задержки, регистр маски, восемь элементов И и шифратор под" тверждения запросов, причем адресный вход устройства соединен с информационным входом дешифратора адреса, входы с первого по четвертый элемента ИЛИ соединены с входами записи, ввода и чтения устройства соответственно, выход элемента ИЛИ соединен с первым входом блока управления переключением задатчика, информационные входы счетчика допустимого времени захвата шины и,регистра маски и выход регистра номера процессора соединены с информационным входомвыходом устройства, вход сброса устройства соединен с входами установки в "О" регистра маски счетчика и первым входом блока установки начального состояния, вход записи устройства соединен с входами записи счетчика допустимого времени захвата шины и регистра маски, вход чтения устрой ства соединен с входом чтения регистра номера процессора, первый выход дешифратора адреса соединен с входом выбора регистра маски, с первого по восьмой выходы которого соединены с первыми входами с первого по восьмой элементов И соответственно, с первого по восьмой выходы регистра запросов соединены с вторыми входами с первого по восьмой элементов И. соответственно, разряды информационного входа регистра запросов являются входами запроса устройства, с

14б2 первого по восьмой выходы элементов

И соединены с первыми входами блока формирования сигнала подтверждения запроса, выход которого соединен с вторым входом блока управления пере5 ключением задатчика и входом шифратора подтверждения запросов, первый

; выход блока управления переключением

, задатчика является выходом запрета

;потверждения захвата шины устройства„ 1 ,. второй выход блока управления пере, ключением задатчика является выходом

1 запрета сигнаЛов управления шины и ( соединен с входом запрета записи ре: гистра запросов, третий выход блока, управления переключением задатчика, соединен с вторым входом блока уста; новки начального состояния, выход которого соединен с входом установки 2О

; в "0" счетчика допустимого времени захвата шины, четвертый выход блока, управления переключением задатчика

: ;соединен через блок формирования

,импульса записи с входом записи 25 счетчика, выход шифратора подтверждения запросов соединен с информационным входом счетчика, разряды выходов которого являются сигналами подтверждения захвата шины устройст- зп ва и соединены с разрядами информационного входа регистра номера про342 о цессора, выходы .дешифратора приоритета соединены с вторыии входами бло-, ка формирования сигнала подтверждения запроса, второй выход.дешифратора адреса соединен с входом выбора счетчика допустимого времени захвата шины, выход генератора тактовых импульсов соединен с счетным входом счетчика допустимого времени захвата шины, входом записи регистра запросов, первым входом блока формирования сигнала прерывания, третьим входом блока управления переключением задатчика и входом таймера, выход переноса счетчика допустимого времени захвата шины соединен с вторым входом блока формирования сиrнала прерывания и входом. блока задержки, первый выход которого соединен с четвертым входом блока управления переключением эадатчика и суммирующим входом счетчика, второй выход блока задержки соединен с входом записи регистра номера процессора, третий выход дешифратора адреса соединен с входом выбора регистра номера процессора, выход блока формирования сигнала прерывания соединен с выходом формирования прерывания устройства, выход таймера является выходом тактирования шины устройства.

Фиг. 4

ЗапРос ф >- По3гп5еРядение — 1462342

Составитель В. Бородин

Редактор Т, Парфенова Техред Л.Олийнык Корректор Э. Лончакова

Заказ 715/49 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб. ° д. 4/5 ственно-издательский комбинат "Патент", г, ужгород, ул. Гагарина,101

Проиэводственно