Устройство управления доступом к системной магистрали в двухпроцессорной системе

 

Изобретение относится к вычислительной технике и позволяет повысить надежность вычислительной системы за счет перераспределения функций управления при отказе одного из процессоров. Периферийный процессор 5 служит для опроса датчиков, подготовки данных для передачи в центральный процессор 1, выдачи управляющих воздействий к исполнительным устройствам . Периферийный процессор 5 по окончании определенного участка программы записывает данные в блок 7 .оперативной памяти и выставляет сиг-- нал Флаг,по получении которого центрапьньй процессор 1 захватывает внешнюю магистраль 11 и производит обмен данными. Работоспособность процессоров контролируется с помощью счетчиков времени. В случае откааа периферийного процессора 5 центральньй процессор 1 блокирует периферийный процессор 5 и производит опрос датчиков и выдачу управляющих воздействий на исполнительные устройства . В случае отказа центрального процессора 1 периферийный процессор 5 производит аврийное выключение технологического оборудования. 2 ил. S (Л с:

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (И) G 06 F 15/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР и АBTOPCHOMY СВИДЕТЕЛЬС ГВУ (2i) 4208779/24-24 (22) 09.03.87 (46) 07.02.89, Бюл. )1- 5 (72) В.Г.Володин, В.Ф.Кравцов и С.Г.Карлов (53) 681.325 (088.8) (56) Патент США У 4547845, кл. G 06 F 15/16, опублик. 1985.

Патент США К- 4495567, кл. G 06 Р 15/16, опублик. 1985. (54) УСТРОЙСТВО УПРАВЛЕНИЯ ДОСТУПОМ

К СИСТЕМНОЙ МАГИСТРАЛИ В ДВУХПРОЦЕССОРНОЙ СИСТЕМЕ (57) Изобретение относится к вычислительной технике и позволяет повысить надежность вычислительной системы за счет перераспределения функций управления при отказе одного из процессоров. Периферийный процессор

5 служит для опроса датчиков, подготовки данных для передачи в центральный процессор 1, выдачи управляющих воздействий к исполнительным устроиствам. Периферийный процессор 5 по окончании определенного участка программы записывает данные в блок 7 оперативной памяти и выставляет сигнал "Флаг",по получении которого центральный процессор 1 захватывает внешнюю магистраль 11 и производит обмен данными. Работоспособность процессоров контролируется с помощью счетчиков времени. В случае отказа периферийного процессора 5 централЬный процессор 1 блокирует периферийный процессор 5 и производит опрос датчиков и выдачу управляющих воздействий на исполнительные устройства, В случае отказа центрального процессора 1 периферийный процессор

5 производит аврийное выключение технологического оборудования. 2 ил.

1456966

Изобретение относится к вычислительной технике и может быть использовано для построения надежных управляющих систем.

Цель изобретения — повышение надежности системы за счет перераспределения функций управления при отказах процессора.

На Фиг.i представлена структурная 10 схема системы; на фиг.2 — функциональная схема устройства управления доступом.

Система содержит первый (центральный) процессор 1, магистраль 2 пер- 15 вого процессора, первый шинный формирователь 3, устройство 4 управления доступом, второй (периферийный) процессор 5, второй шинный формирователь

6, блок 7 оперативной памяти, таймер 20

8, регистр 9 адреса, дешифратор 10 адреса, системную магистраль 11 и блок 12 согласования.

Устройство 4 управления доступом содержит (фиг.2) третий шинный форми- 25 рователь 13, ключ 14, выполненный на шинком формирователе, элемент И 15, элемент И-НЕ 16, элемент НЕ 17, регистр 18 управления, триггер 19, счетчик 20, сдвиговый регистр 21, 30 триггер 22, элемент НЕ 23, элементы

И-НЕ 24 и 25, два элемента И и элемент ИЛИ-НЕ, выполненные в виде элемента 2И-ИЛИ-НЕ 26, и элемент И-НЕ 27. .Устройство работает следующим об1 разом.

Центральный процессор 1 при включении питания по магистрали 2 (в состав которой входят шины адреса данных и управляющих сигналов) выра- 40 батывает сигнал начальной установки, который поступает через шинный формирователь 13 на вход сброса регистра

18 управления и устанавливает его в исходное состояние. Сигналом низкого 45 уровня с выходов первого и второго разрядов регистра 18 управления устанавливаются в исходное состояние сдвиговый регистр 21 и триггер 22. Сдвиговый регистр 21 приводит в исходное состояние периферийный процессор

5. Шинные формирователи 3 и 6 закрыты. Процедура обмена данными по магистралям 2 и 11 соответствует процедуре обмена по магистрали "Электроника-60".

Для контроля состояния процессора

5 и схемы захвата магистрали в устройстве 4 процессор 1 выставляет сигнал

"Ввод" (высокий уровень), который через элемент НЕ 17 открывает ключ

l4, который выдает соответствующие сигналы в магистраль 2, Чтобы захватить системную магистраль 11 при неработающем процессоре

5,процессор 1 выдает сигналы "Сброс" (низкий уровень) и "Требование захвата магистрали" (высокий уровень).

Для записи этих сигналов в регистр

18 процессор 1 выставляет сигналы

"Выбор устройства" и "Вывод" (abtсокие уровни), которые поступают на входы элемента И 15. По полоаытельному фронту сигнала с выхода элемента И 15, поступающему на вход синхронизации регистра 18, в первый и второй разряды последнего записываются сигналы "Сброс" и "Требование захвата магистрали" низким и высоким уровнем соответственно. На выходе элемента НЕ 23 — высокий уровень, который поступает на первый вход второго элемента И элемента 2И-ИЛИ-НЕ

26. На втором входе второго элемен/ та И элемента 2И-ИПИ-НЕ 26 — высокий уровень напряжения, который поступает с.выхода второго разряда регистра 18 управления. На выходе элемента

2И-ИЛИ-НЕ 26 — низкий уровень напряжения, который открывает первый шинный формирователь 3 и как сигнал

"Готовность" поступает на соответствующий разряд ключа 14.

Наличие сигнала "Готовность" на выходе ключа 14 свидетельствует о завершении процедуры захвата магистрали со стороны центрального процессора 1.

При получении сигнала "Готовность" центральный процессор 1 по магистрали 2 через открытый первый шинный формирователь 3 и магистраль 11 производит загрузку программного обеспечения, необходимого для функционирования периферийного процессора 5, в блок 7 оперативной памяти.

Блок 7 оперативной памяти предназначен для хранения программ теста включения периферийного процессора

5, опроса датчиков, выдачи управляющих воздействий к исполнительным устройствам, для формирования файлов данных для передачи в центральный процессор 1, для хранения файлов данный, получаемых от центрального процессора 1,. для передачи их к исполнительным устройствам, аварийно3 14

ro выключения технологического оборудования.

По окончании записи данных в блок

7 оперативной памяти центральный процессор снимает "Требование захвата магистрали" и выставляет сигнал "Пуск" на запуск периферийного процессора 5. На выходах первого и второго разрядов регистра 18 управления - высокий и низкий уровни соответственно.

Сдвиговый регистр 21 служит для формирования процедуры начального пуска периферийного процессора 5, триггер 22, элемент НЕ 23, элементы И-НЕ 24 и 25 и элемент 2И-ИЛИ-НЕ

26 служат для формирования сигналов захвата магистрали 11 центральным процессором 1 при работающем периферийном процессоре 5.

Запуск периферийного процессора

5 производится следующим образом.

При поступлении на вход синхронизации сдвигового регистра 21 положительного фронта синхрочастоты в первый разряд сдвигового регистра 21 с выхода первого разряда регистра 18 управления записывается высокий уровень. При поступлении иа вход синхронизации следующего положительного фронта синхрочастоты во второй раз ряд сдвигового регистра 21 записывается высокий уровень с выхода первого разряда сдвигового регистра 21. Выходы первого и второго разрядов сдвигового регистра 21 соединены с входами "Авария сетевого питания" (ACLO) и "Авария источника питания" (DELO) периферийного процессора 5.

Последовательная выдача сигналов

ACLO u DCLO высоким уровнем приводит к запуску, периферийного процессора

5. При поступлении на вход сброса сдвигового регистра 21 низкого уров-> ня, т.е. выдаче сигнала ".Сброс" .от центрального процессора 1, сдвиго-: ный регистр 21. обнуляется.

При поступлении на входы ACLO u

ЭСЬО сигналон низкого уровня периферийный процессор 5 устанавливается в исходное состояние.

Центральный процессор 1 может захватить магистраль 11 как при неработающем, так и работающем периферйй» ном процессоре 5.

При работающем периферийном процессоре 5 центральный процессор 1

56966

55 захватывает внешнюю магистраль 11 следующим образом.

Центральный процессор 1 записывает во нторой разряд регистра 18 управления сигнал высокого уроння, что является сигналом "Требование захвата магистрали" центральным процессором

Триггер 22 установлен в нулевое состояние, на выходе элемента И-НЕ

25 — высокий уровень, на выходе элемента 2И-ИЛИ-НЕ 26 — высокий уровень, первый шинный формирователь 3 закрыт.

При поступлении на вход элемента

И-НЕ 25 высокого уровня на его выходе — низкий уровень. Выход элемента

И-НЕ 25 соединен с входом "Запрос на захват магистрали" (DMR) периферийного процессора 5, ныход элемента И-НЕ 24 соединен с входом "Подтверждение захвата магистрали"ВАСК ) процессора 5, вход установки триггера 22 соединен с выходом "Разрешение на захват магистрали" (DMGO) процес- . сора 5.

При поступлении на вход DMR периферийного процессора 5 сигнала низкого уровня периферийный процессор 5 выставляет сигнал DMGO низкого уровня и по входу. установки устанавлива-. ет триггер 22 в единичное состояние.

На выходе элемента И-НЕ 24 формируется сигнал БАСК низкого уровня.

Появление сигнала SACK сообщает периферийному процессору 5 о захвате магистрали ti центральным процессо ром 1. На выходе элемента 2И-KIH-НЕ

26 — низкий уровень, поступающий как сигнал "Готовность" на соответствующий вход ключа 14, первый шинный фор=

>миронатель 3 открыт.

Появление сигнала Готовность" на выходе ключа 14 свидетельствует о завершении процедуры захвата магистрали 11 со стороны центрального процессора 1 и возможности обмена данными между центральным процессо- ром 1 и устройствами, подключенными к магистрали 11 через открытый шинный формирователь 3.

Периферийный процессор 5 может захватить внешнюю магистраль 11 выдачей сигнала Занятость канала" (BSY), который поступает высоким уровнем на второй вход элемента

И-НЕ 27, выход которого соединен с входом "Выбор кристалла" второго шинного формирователя 6. Периферийный процессор 5 может захватить ма10

15 кам.и исполнительным устройствам и

25 обратно, и сигналов, поступающих с выхода дешифратора 10 адреса.

Данные о состоянии датчиков списываются периферийным процессором 5 и записываются в блок 7 оперативной эп памяти. По окончании опроса датчиков периферийный процессор 5 обрабатывает полученные данные, производит формирование файла данных для последующей передачи в центральный процессор 1 и

35 выс а яе сигн ) "Флаг". При получении этого сигнала центральный процессор 1 захватывает магистраль 11 и считывает данные, подготовленные периферийным процессором 5 в блоке 7

40 оперативной памяти °

Центральный процессор 1, обработав . полученные данные захватывает магист-. раль 11 и записывает в блок 7 оперативной памяти. данные для выдачи уп4 равляющих воздействий.

По окончании записи данных центральным процессором 1 периферийный процессор 5 считывает с блока 7 опе-. ративной памяти данные выдачи управ5О ляющих воздействий, обрабатывает их и к, адресуя при помощи регистра 9 адреса и дешифратора 10 адреса исполнительные устройства, выдает по магистрали 11 к исполнительным устрой5 14 гистраль 11 при отсутствии сигналов

ПИК и SACK. Кроме того, при сбросе периферийного процессора 5 возмож ность захвата магистрали периферийным процессором 5 блокируется выдачей сигнала низкого уровня с выхода первого разряда регистра 18 управления, поступающего на первый вход третьего элемента И-НЕ 27.

Периферийный процессор 5 при снятии сигналов ПИК и БАСК выставляет сигнал BSV, открывает второй шинный формирователь 6 и считывает с блока.

7 оперативной памяти данные, необходимые для выполнения очередного участка программы.

Периферийный процессор 5 работает по тактам, временные характеристики которых определяются кодом уставки, периодически заносимой периферийным . процессором 5 в таймер 8.

В случае успешного прохождения определенного участка программы периферийный процессор 5 записывает в регистр 9 адреса заранее выбранный код. Этот код, преобразованный дешифратором 10 адреса в импульс поло- жительной полярности, поступает на динамический вход установки тригге- ра 19 и устанавливает его в единичное состояние. Сигнал высокого уровня с выхода триггера 19 поступает как сигнал "Флаг" на соответствующий вход ключа 14. Центральный про-. цессор 1 считывает по магистрали 2 сигнал "Флаг". Выдача сигнала

"Флаг" от периферийного процессора

5 свидетельствует об успешном окончании определенного участка програмМые

Сброс сигнала "Флаг" производится при выдаче сигналов "Выбор устройства" и "Вывод" от центрального процессора высоким уровнем. На первый и второй входы элемента И-НЕ 16 поступают сигналы "Выбор устройства и

"Вывод", и если триггер 19 установ-. лен в единичное состояние, то на всех трех входах элемента И-НЕ 16— высокий уровень,на его выходе — низки уровень и триггер 19 по входу сброса устанавливается в нулевое состояние, т.е. сбрасывается сигнал "Флаг".

При получении сигнала "Флаг" от периферийного процессора 5 и необходимости обмена данными с блоком 7 оперативной памяти центральный процессор 1 производит захват магистра56966 6 ли 11 и обмен данными с блоком 7 оперативной памяти. По окончании обмена данными центральный процессор 1 снимает сигнал. Требование захвата магистрали приводит схему захвата магистрали (триггер 22, элеменчыИ-НЕ

24 и 25) в исходное состояние.

В блоке 7 оперативной памяти хранятся программы опроса датчиков, обработки данных, .выдачи управляющих воздействий и т.д. Для опроса датчиков периферийный процессор 5 считнвает соответствующую программу с блока 7 оперативной памяти и по магистрали

11 записывает в регистр 9 адреса код адреса датчика. Этот код, преобразо- ванный дешифратором 10 адреса, через блок 12 согласования поступает к дат2О чикам.

Блок 12 согласования предназначен для согласования уровней сигналов, поступающих по магистрали 11 к датчи- : ствам необходимые команды.

Затем цикл опроса датчиков, подготовки данных, вычисление, управляющих воздействий и их выдачи к исполнительным .устройствам повторяется.

1456966

ЗО пом введены сдвиговый регистр, четыре элемента И-HE элемент ИЛИ-НЕ, счетчик и ключ, выходы с первого по четвертый разрядов которого являются выходами "Флаг", "Готовность, "Пусксброс" -и "Требование захвата магистрали" устройства для подключения к магистрали первого процессора, вход тактирования устройства для подклю40 чения к магистрали первого процессора соединен. со счетчным входом счетчика, с входом тактирования сдвигового регистра и является выходом такти" рования устройства для подключения

45 к магистрали второго процессора, входы "Пуск-сброс", "Захват внешней магистрали", "Вывод" и "Начальная установка" устройства для подключения к магистрали первого процессора соединены с первым и вторым разрядами информационного входа регистра управления, с первым входом третьего элемента И и с входом сброса регистра управления соответственно, вход "Выбор устройст55 ва" устройства для подключения к магистрали первого процессора соединен с первыми входами третьего элемента И и первого элемента. И-НЕ, вход "Ввод" устройства для подключения к магистраЦентральный процессор 1 контролирует работоспособность периферийного процессора 5 с помощью собственного счетчика времени. -Если периферийный процессор 5 не выставляет сигнал

"Флаг" за определенное время, то центральный процессор 1 захватывает магистраль 11 и при наличии сигнала

"Готовность" от периферийного процессора 5 производит перезапуск выполнявшейся задачи.

При отсутствии сигнала "Готов". ность", что свидетельствует о неис- правности периферийного процессора

5, центральный процессор 1 выдает, сигнал "Сброс" записью низкого уровня в первый разряд регистра 18 управления и захватывает магистраль

11, так как на входах второго элемента И элемента 2И-ИЛИ-НЕ 26 — высокий уровень.

При отказе периферийного процессора 5 центральный процессор 1 принимает на себя функции опроса датчиков и выдачи управляющих воздействий к исполнительным устройствам, так как процедуры обмена по системной магистрали 2 и магистрали 11 одинаковы.

Периферийный процессор 5 контролирует работоспособность центрального процессора 1 при помощи счетчика

20,. который запускается при установке сигнала "Флаг" от периферийного процессора 5. Счетчик 20 приводится в исходное состояние при сбросе сигнала "Флаг" центральным процессором 1, т.-е. установке триггера 19 в нулевое состояние. Емкость счетчика 20 устанавливается на максимально допустимое время ответа центральным процессором 1,на сигнал "Флаг".

Если центральный процессор 1 эа определенное время не сбросит сигнал

"Флаг" в устройстве 4 управления, то счетчик 20 переполняется и импулы переполнения отрицательной полярности поступает на вход "Запрос радиального прерывания" периферийного про цессора 5. По получении этого прерывания периферийный процессор 5 переходит на выполнение программы аварийного выключения технологического оборудования с выдачей сообщения об отказе процессора на пульт оператора.

Фор мула из обретения

Устройство управления доступом к .системной магистрали в двухпроцессорной системе, содержащее два двунаправленных шинных формирователя, блок управления доступом и блок оперативной памяти, вход-выход обмена которого соединен через системную магистраль с первыми информационными входами-выходами первого и второго двунаправленных шинных формирователей, вторые информационные входывыходы которых являются первым и вторым входами-выходами устройства соответственно для подключения магистралей первого и второго процессоров, причем блок управления доступом содержит регистр управления, два триггера, три элемента И и два элемента

НЕ, выход первого разряда регистра управления соединен с первым входом первого элемента И и через первый элемент НЕ с первым входом второго элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности системы за счет перераспределения функций управления при отказах процессора, в блок управления досту1456966 10 динен с входом сброса первого триггера, выход которого соединен с третьим входом первого элемента

И-НЕ с разрядом "Флаг" информацион5 ного входа ключа и с входом сброса счетчика, выход переполнения котоо рого является выходом "Запрос радиального прерывания" устройства для

10 подключения к магистрали второго процессора, выход второго триггера подключен к вторым входам первого элемента И и второго элемента И-НЕ, вьгкод которого является выходом

"Подтверждение захвата магистрали" устройства. для подключения к магист. рали второго процессора и соединен с вторым входом третьего элемента

И-НЕ, выход которого является выхор0 дом "Запрос на захват магистрали" устройства для подключения к магистрали второго процессора, выходы первого и второго элементов И соединены с входами элемента ИЛИ-НЕ, выход

25 которого соецинен с разрядом "Готовность" информационного входа ключа и с входом "Выбор кристалла" первого шинного формирователя, вход "Выбор кристалла" второго шинного формиро- Зб вателя соединен с выходом четвертого элемента И-HE второй вход которого является входом "Занятость канала" устройства для подключения к магистрали второго процессора. ли первого процессора соединен с вто рым входом первого элемента И-НЕ и через второй элемент задержки с управляющим входом, ключа, первый и вто рой разряды выхода сдвигового регист ра являются выходами устройства для подключения к входам "Авария сетевог питания" и "Авария источника питания второго процессора соответственно, динамический вход установки первого

1 триггера и вход установки второго триггера являются входами устройства для подключения к выходам "Заверше-. ние работы" и "Разрешение захвата магистрали" второго процессора соответственно, выход третьего элемента

И соединен с входом синхронизации регистра управления, первый разряд выхода которого соединен с разрядом

"Пуск-сброс" информационного входа ключа, с первым входом четвертого элемента И-НЕ., с входом сброса и пер вым разрядом информационного входа сдвигового регистра, первый разряд выхода которого соединен с вторым разрядом его информационного входа, второй разряд выхода регистра. управления соединен с входом, сброса второго триггера, с первыми входами вто рого и третьего элементов И-НЕ, с вторым входом второго элемента И и с разрядом "Требование захвата магистрали" информационного входа ключа, Выход первого элемента И-НЕ coet

Фюа.2

Составитель А.Ушаков

Техред Й.Ходанич

Редактор О.Юрковецкая

Корректор Н.Гунько

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4.Заказ 7490/48 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям н открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5