Устройство для сопряжения эвм

 

Изобретение относится к вычислительной технике и может быть использовано для построения многомашинных вычислительных систем. Цель изобретения - расширение функциональных возможностей устройства путем передачи пакетов произвольной длины. ройство содержит блоки 1 и 2 буферной памяти, счетчики 3-6, 38, триггеры 7 и 8, элементы И 9-11, элемент НЕ 12, элементы ИЛИ 13 и 14, распределитель 15 импульсов, генератор 16 4шпульсов, формирователи 17, 39 и 40 импульсов, дешифратор 18 адреса, схему 19 захвата магистрали, шинный формирователь 20, магистральные усилители 21-26 и схему 41 разрешения приема. Блок 1 памяти предназначен для передачи информации, а блок 2 памяти - для приема. Схема 41 разрешения приема разрешает запись в блок 2 памяти, когда весь пакет из него выбран. 1 з.п. ф-лы, 2 ил. с ел J7 г-- ii 5 гг 4 а о 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 G 06 F 15/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H Д ВТОРСКОМ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4268563/24-24 (22) 29.06.87 (46) 23.02.89. Бюл. У 7 (72) Л.С.Иванов, А.Ю.Куконин и В.А.Богатырев (53) 681.325 (088.8) (56) Авторское свидетельство СССР

У 1285485, кл. С 06 F 15/16, 1985.

Авторское свидетельство СССР

В 1381534, кл. G 06 F 15/16, 1986. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ (57) Изобретение относится к вычислительной технике и может быть использовано для построения многомашинных вычислительных систем. Цель изобретения — расширение функциональных возможностей устройства путем передаÄÄSUÄÄ 1460724 А1 чи пакетов произвольной длины. Уст- 1 ройство содержит блоки 1 и 2 буферной памяти, счетчики 3-6, 38, триггеры 7 и 8, элементы И 9-11, элемент

НЕ 12, элементы ИЛИ 13 и 14, распределитель 15 импульсов, генератор 16 импульсов, формирователи 17, 39 и

40 импульсов, дешифратор 18 адреса, схему 19 захвата магистрали, шинный формирователь 20, магистральные усилители 21-26 и схему 41 разрешения приема. Блок 1 памяти предназначен для передачи информации, а блок 2 памяти — для приема. Схема 41 разрешения приема разрешает запись в блок 2 памяти, когда весь пакет из него выбран. 1 s.ï. ф-лы, 2 ил.

1460724

Изобретение относится к вычислительной технике и может быть использовано для построения многомашинных вычислительных систем.

Цель изобретения — расширение функциональных возможностей устройства за счет возможности передачи пакетов произвольной длины.

На фиг. 1 представлена структурная схема устройства; на фиг.2 — схема диспетчера памяти.

Устройство для сопряжения ЭВМ содержит два блока 1 и 2 .буферной . памяти, четыре счетчика 3-6, два триггера 7 и 8, три элемента И 9-11, элемент НЕ 12, два элемента ИЛИ 13 и 14, распределитель 15 импульсов, генератор 16 импульсов, формирователь 17 импульсов, дешифратор 18 ад- 20 реса, схему 19 захвата магистрали, шинный формирователь 20 и шесть магистральных усилителей 21-26, первый информационный вход-выход 27, вход 28 начальной установки устройства, вход

29 режима записи, вход-выход 30 синхронизации устройства, вход-выход 31 запрета доступа устройства, входвыход 32 занятости устройства, вход

33 режима чтения, выход 34 разреше- 30 ния записи устройства, второй информационный вход-выход 35 блоков

1 и 2 памяти, выход 36 разрешения чтения, второй информационный входвыход 37, счетчик 38, два формирова- 35 теля 39 и 40 импульсов, схему 41 разрешения приема, вход 42 синхронизации устройства.

Схема 41 содержит счетчик 43, два триггера 44 и 45, два элемента 40

И 46 и 47, формирователь 48 импульсов и элемент 49 НЕ..

Устройство работает следующим образом.

В устройстве блок 1 буферной па- 45 мяти доступен с входа 29 только по записи, а блок 2 буферной памяти— с входа 33 только по чтению.

Межмашинный обмен начинается с начальной установки устройства системы, 50 которая осуществляется подачей импульса на вход 28 устройств. Поэтому импульсы счетчика 3 и 5 устанавливаются в максимальное состояние, счетчики 4 и 6 сбрасываются в ноль, 55 триггеры 7 сбрасываются в ноль, а триггеры 8 устанавливаются в единицу, на выходе схем 19 захвата появляется единица, которая инициирует появление логического нуля на выходе дешифраторов 18 адреса всех устройств системы. После начальной установки устройств ЭВМ начинает заносить пакет в блок 1 буферной памяти своего устройства. По импульсу записи на входе 29 происходит запись в блок 1 памяти, а по заднему фронту импульса — переход к следующему адресу в памяти.

После принятия первого слова пакета происходит переключение в единицу триггера 7, тем самым на первом входе элемента И 11 появляется потенциал, свидетельствующий о том, что блок 1 памяти устройства занят, ЭВМ продолжает заносить информацию в блок 1 буферной памяти. После занесения всего пакета ЭВМ выставляет требование захвата уровнем на входе 35.

По переднему фронту этого сигнала на выходе формирователя 39 формируется импульс, который производит установку счетчика 38, переписывая в него значение счетчика 3. По заднему фронту этого импульса, на выходе формирователя 40 импульсов появляется импульс, который устанавливает счетчики 3 и 4 в исходное состояние. На выходе элемента И 11 образуется по" тенциал, который разрешает схеме 19 захвата произвести захват общей магистрали.

После разрешения всевозможных конфликтов по захвату магистрали и предоставления общей магистрали данному устройству на выходе схемы 19. захвата магистрали образуется нулевой уровень, который разрешает прохождение синхроимпульсов с генератора 16 на первый выход распределителя 15 импульсов и переключает формирователь 20 на передачу. Импульсы через элемент ИЛИ 13 поступают на вход режима чтения блока 1 буферной памяти. По импульсу происходит чтение первого слова пакета, в котором содержится адрес приемного устройства. Адресное слово, синхронизируемое импульсами тактовой частоты, поступает на входы дешифраторов 18 адреса остальных устройств системы. В адресном устройстве, если блок 12 буферной памяти свободен, на выходе дешифратора 18 адреса образуется уровень, который переключает в передающем устпревышающей частоту, задаваемую генератором 16. В начальном состоянии

E триггеры 44 и 45 находятся в нулевом состоянии, а счетчик 43 — в максимальном. При записи слова в блок 2 буферной памяти импульс записи инвертируется на элементе НЕ, с выхода которого он попадает на вход установки триггера 45, устанавливая его в единицу. По импульсу синхронизации на выходе элемента И 47 образуется фронт, который увеличивает на единицу счетчик 43 и сбрасывает в нуль триггер 45. Импульсы синхронизации на входах элементов И 46 и 47 пред-.. ставляют из себя последовательности неперекрываюпщхся сдвинутых по фазе импульсов. При чтении слов происходит"аналогичный процесс, только значение счетчика 43 уменьшается на единицу. После чтения последнего слова пакета на выходе обратного переноса счетчика формируется импульс освобождения.

Формула изобретения

1. Устройство для сопряжения ЭВМ, содержащее два блока буферной памяти, четыре счетчика, два триггера, т три элемента И, элемент НЕ, два элемента ИЛИ, распределитель импульсов, формирователь импульсов, дешифратор адреса, схему захвата магистрали, шинный формирователь и шесть магистральных усилителей, информационные выходы первого и второго счетчиков соединены с первыми адресными входами первого и второго блоков буферной памяти соответственно, выход переноса первого счетчика соединен с входом установки в "1" первого триггера, первый информационный вход-выход устройства соединен с информационным входом первого и выходом второго блоков буферной памяти, выходы разрядов третьего и четвертого счетчиков соединены с вторыми адресными входами первого и второго блоков буферной памяти соответственно, младший разряд выхода третьего счетчика соединен с входом стробирования первого триггера, вход начальной установки устройства соединен с первыми входами установки с первого по четвертый счетчиков, входом установки в "0" второго триггера и первым входом сброса схемы захвата магистрали, з 1460724 ройстве прохождение синхроимпульсов с первого выхода распределителя 15 импульсов на второй выход.

Синхроимпульсы с выхода распределителя 15 поступают на входы счетчи5 ков 5 и 38 и на вход режима чтения блока 1 буферной памяти. По импульсу происходит чтение слова из блока 1 буферной памяти, а по заднему фронту импульса — увеличение на единицу счетчика 5 и уменьшение на единицу счетчика 38.

Таким образом, происходит чтение всего пакета из блока 1 буферной памяти. После чтения первого слова пакета на младшем выходе счетчика 5 образуется отрицательный перепад, который обнуляет триггер 7, свидетельствуя в ЭВМ о том, что блок 1 буферной памяти свободен и можно заносить следующий пакет. После передачи всего пакета на выходе обратного переноса счетчика 38 образуется импульс, который производит сброс схемы 19 25 захвата магистрали, тем самым предоставляя возможность другому устройству захватить общую магистраль. На приемной стороне слова пакета поступают на вход блока 2 буферной па- ЗО мяти, а синхроимпульсы через элемент

И 9 в адресуемом устройстве — на . вход режима записи блока 2 буферной памяти, на счеиный вход счетчика 6 и на второй счетный вход схемы 41.

После записи первого слова пакета на младшем выходе счетчика 6 образуется перепад, который переключает триггер 8 в нуль, свидетельствуя о том, что блок 2 буферной памяти занят 4р и ЭВМ может считывать информацию.

Считывание информации происходит подачей отрицательных импульсов на вход устройства 33, которые поступают также на вход счетчика 4, и, 45 первый счетный вход схемы 41. После чтения всего пакета на выходе схемы

41 образуется импульс, который устанавливает в единицу триггер 8 и устанавливает в исходное состояние счетчики 4 и 6. Таким образом, устройство готово принять очередной пакет. Перед занесением пакета в блок памяти на линии 35 должень быть нулевой уровень. 55

Схема 41 функционирует следующим образом.

На вход 42 синхронизации подаются импульсы с частотой, н два раза.

5 14607 вход режима записи устройства соединен со счетным входом первого счетчика и входом режима записи первого блока буферной памяти, выход первого и информационный вход второго блоков буферной памяти соединены с первым информационным входом-выходом шинного формирователя, выход первого блока буферной памяти соединен с 10 адресным входом дешифратора адреса, выход генератора импульсов соединен со счтеным входом схемы захвата магистрали и входом распределителя импульсов, первый выход которого сое- 15 динен с первыми входами первого и второго элементов ИЛИ, выход первого элемента ИЛИ соединен с входом режима чтения первого блока буферной памяти, второй выход распределителя импульсов 20 соединен с.вторыми входами первого и второго элементов ИЛИ и счетным входом третьего счетчика, выход элемента ИЛИ соединен через первый магистральный усилитель с входом-выхо- 25 дом синхронизации устройства, входвыход синхронизации устройства соединен через второй магистральный усилитель с.первыми входами первого и второго элементов И, выход первого 30 элемента И соединен с входом режима записи второго блока буферной памяти и счетным входом четвертого счетчика, младший разряд выхода которого соединен с входом стробирования второго триггера, выход дешифратора адреса соединен с вторым входом первого элемента И, вход-выход запрета доступа устройства соединен через третий магистральный усилитель с входами бло- 40 кировки схемы захвата магистрали и дешифратора адреса, выход схемы захвата магистрали соединен с первым управляющим входом распределителя импульсов, входом выбора направления 45 шинного формирователя и через четвертый магистральный усилитель — с входом-выходом запрета доступа устройства, выход дешифратора адреса соединен через пятый магистральный усили- gp тель с входом-выходом занятости устройства, вход-выход занятости устройства соединен через шестой магистральный усилитель с вторым управляю-; щим входом распределителя .иМпульсов и входом элемента НЕ, выход которого соединен с вторым входом второго элемента И, выход которого соединен с входом запуска первого формировате24 6 ля импульсов, выход которого соединен с входом синхронизации дешифратора адреса, вход режима чтения устройства соединен со счетным входом второго счетчика и входом режима чтения второго блока буферной памяти, выход первого триггера является выходом разрешения записи устройства и соединен с первым входом третьего элемента И, второй вход которого является входом разрешения передачи информации. устройства, выход третьего элемента И соединен с входом требования передачи схемы захвата магистрали, выход второго триггера является выходом разрешения чтения устройства и соединен с входом запрета работы дешифратора адреса, второй информационный вход-выход шинного формирователя является вторым информационным входом-выходом устройства, о т л ич а ю щ е е с я тем, что с целью расширения функциональных возможностей путем передачи пакетов произвольной длины, в него введены счетчик, два формирователя импульсов, схема разрешения приема, причем вычитающий вход пятого счетчика соединен со счетным входом третьего счетчика, выход отрицательного переноса пятого счетчика соединен с вторым входом сброса схемы захвата магистрали, вход, запуска второго формирователя импульсов соединен с выходом третьего элемента И, выход второго формирователя импульсов соединен с входом запуска третьего формирователя импульсов и входом установки пятого счетчика, выход третьего формирователя импульсов соединен с вторыми входами установки первого и третьего счетчиков, вход установки схемы разрешения приема соединен с входом начальной установки устройства, первый и второй счетные входы схемы разрешения приема соединены со счетными входами второго и четвертого счетчиков соответственно, вход синхронизации схемы разрешения приема соединен с входом синхронизации устройства, выход схемы разрешения приема соединен с вторыми входами установки второго и четвертого счетчиков и второго триггера, выход схемы захвата магистрали соединен с третьим входом третьего элемента И, выход разрядов первого счетчика соединен с информационным входом пятого счетчика.

Составитель В.Бородин

Техред М.Ходанич

Корректор Г.Решетник

Редактор В.Данко

Заказ 543/56 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35 Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", г.ужгород, ул. Гагарина,101

7 14607

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что схема разрешения приема содержит счетчик, два триггера, два элемента И, формироваI тель импульсов и элемент НЕ, первый счетный вход схемы соединен с входом установки первого триггера и первым входом первого элемента И, второй счетный вход схемы соединен через 10 элемент НЕ с входом установки второго триггера и первым входом второго элемента И, вход установки схемы соединен с входами сброса первого и второго триггеров и входом установки счет- 15 чика, выходы первого и второго триг24 8 геров соединены с вторыми входами . первого и второго элементов И соответственно, выход первого элемента И соединен с первым счетным входом счетчика и входом стробирования пер- вого триггера, выход второго элемента И соединен с вторым счетным входом счетчика и входом стробирования второго триггера, вход синхронизации схемы соединен с третьим входом ™ервого элемента И и входом запуска формирователя импульсов, выход которого соединен с третьим входом второго элемента И, выход счетчика является выходом схемы.