Устройство для отображения многоугольников на экране растрового графического видеоконтрольного блока

 

Изобретение относится к области машинной растровой графики и может быть использовано для заполнения многоугольников, отображаемых на ЭЛТ устройства визуального вывода. Целью изобретения является повышение быстродействия устройства за счет увеличения скорости определения границ многоугольников. Цель достигается тем, что в устройство, содержащее видеоконтрольный блок 1, цифроаналоговый преобразователь 2, шифратор 3, блок 4 управления, формирователь 5 цветовых растровых сигналов, содержащий блок 6 памяти, регистр 7 сдвига, первый шинный формирователь 8, регистр 9 адреса, блок 10 синхронизации, блок 11 согласующих элементов с их связями, введены дополнтельные формирователи 5 цветовых растровых сигналов и в каждый формирователь 5 введены блок 13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и второй шинный формирователь 14 с их связями, что позволяет повысить скорость определения границ многоугольника при его заполнении за счет программно-аппаратного определения границ многоугольников. 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБ ЛИН (19) (11) (51) 5 0 06 F 3/153

", с ОЮайЛ

М1 г . 1..iМ

ОДИЧАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ fKHT СССР (21) 4255480/24-24 (22) 01.06.87 (46) 07.01.90. Бюл. Ф 1 .(72) А.Л.Березин, В.H,Áåðøàêoâ, А.П.Баланенко, В.М,Радзиховский и А.В.Яремнюк (53) 681 . 32 7 (088.,8) (56) Патент США 11 4481594, кл. G 06 F 3/14, опублик. 1985.

Международная заявка Р WO 83/O2510, кл. С 06 Р 3/153, овублик. 1983.

2 (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ МНОГОУГОЛЬНИКОВ НА ЭКРАНЕ РАСТРОВОГО

ГРАФИЧЕСКОГО ВИДЕОКОНТРОЛЬНОГО фЛОКА (57) Изобретение относится к области машинной растровой графики и может быть использовано для заполнения многоугольников, отображаемых на

ЭЛТ устройства визуального вывода.

Целью изобретения является повышение быстродействия устройства sa счет увеличения скорости определения границ многоугольников. Цель дости1534454

10 гается тем, что в устройство, содержащее видеоконтрольный блок 1, цифроаналоговый преобразователь 2, шифратор 3, блок 4 управления, формирователь 5 цветовых растровых сигналов, содержащий блок 6 памяти, регистр 7 сдвига, первый шинный формирователь 8, регистр 9 адреса, блок

10 синхронизации, блок 11 согласующих элементов с их связями, введеИзобретение относится к области машинной растровой графики и может быть использовано для аполнения многоугольников, отображаемых на

ЭЛТ устройства визуального вывода, 20

Целью изобретения является повышение быстродействия. устройства за счет увеличения скорости определения границ многоугольников.

На фиг. 1 приведена схема устрой- 25 ства; на фиг. 2 — схема блока управления, на фиг. 3 приведена схема графического контроллера; на фиг. 4 — временные диаграммы работы селектора адреса и блока синхрони- 3О зации.

Устройство содержит видеоконтрольный блок 1, цифроаналоговый преобразователь 2, шифратор 3, блок 4 управления, формирователь 5 цветовых растровых сигналов. Формирователь S содержит блок 6 памяти, регистр 7 сдвига, первый шинный Оормирователь

8, регистр 9 адреса, блок 10 синхронизации, блок 11 согласующих элементов, выполненный в виде резисторной матрицы, графический контроллер

12, блок 13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и второй шинный формирователь 14.

Блок 4 управления содержит регистр 4q

15 цветочтения, регистр 16 выбора слоя, селектор 17 адреса, четыре инвертора 18-21, два элемента И-НЕ 22 и 23, генератор 24 импульсов, делитель 25 частоты, два мультиплексора

26 и 27, элемент 28 сопряжения, выполненный в виде резистора, шинный формирователь 29, триггер 30 и блок

3 1 сопряжения, выполненный в виде резисторной матрицы.

Графический контроллер 12 содержит блок 32 управления прячым доступом, интерфейсный блок 33 со статусным регистром, буфер 34 16 9, процессор пы дополнительные формирователи 5 цветовых растровых сигналов и в каждый формирователь 5 введены блок 13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и второй шинный формирователь 14 с их свяэямн, что позволяет повысить скорость определения границ многоугольника при его заполнении эа счет программно-аппаратного определения границ многоугольников ° 4 ил.

35 команд, блок 36 памяти, видеосинхрогенератор 37, временной генератор

38 памяти, контроллер 39 масштаба, рисующий контроллер 40, контроллер

41 дисплейной памяти с регенерацией, блок 42 управления световым пером и буфер 43.

Первая группа входов-выходов блока

4 управления является первым входомвыходом 44 устройства для подключения к шинам адреса данных канала ЭВМ, вторая группа входов-выходов блока 4 управления является вторым входом-выходом 45 устройства, в состав которой входят вход 46 и выход 47 для выбора слов.

Блок 4 управления имеет 11 выходов (шесть выходов мультиплексоров

26 и 27, два выхода инверторов 20 и

2 1, два выхода делителя 25 и один выход триггера Ю) .

По сигналу, сформированному иэ канального сигнала синхронизации активного устройства (КСИАН) шинным формирователем 29, осуществляется запись сигнала„ сформированного шинным формирователем 29 иэ сигнала

КДА01Н в триггере 30. На выходе триггера 30 — сигнал с одиннадцатого выхода блока 4 управления, поступающий на четвертый вход графического контроллера 12 (сигнал АО„ фиг, 3), и совместно с сигналами VR u RD определяет следующие режимы работы графического контроллера 12; запись параметров, запись команд, чтение статусных флагов, чтение данных., К селектору 17 адреса подключаются входные шины — линии адреса данных канала ЭВМ, а также линии управления канала ЭВМ (кроме КСИПН) и выходная шина — канальный сигнал синхронизации пассивного устройства (КСИПН), 5 1

Для работы устройства необходимо

|подключение к устройству микро-ЭВМ, I вырабатывающей сигналы по линиям адреса данных и линиям управления, Выходы блока 13 элементов ИСКЛЮЧАЮЩИЕ ИЛИ соединены между собой и подключены непосредственно к старшим разрядам шин данных адреса, Входы

КДАООН-КДА15Н вЂ” к линии адреса данных канала 3ВМ, На фиг. 2 эти сигналы передаются по шине входа-выхода

44, подключенной к первым входам селектора 17 адреса, регистра 15 цветочтения и регистра 16 выбора слоя.

Сигналы КВЫВН, К ввод. Н, КСИАН, КСИПН входят в состав сигналов линий управления канала ЭВМ, поступающих па шине входа-выхода 45. На фиг. 2 эти сигналы представлены двунаправленной шияои, подключеннои к второму входу селектора 17 адреса., Сигналы RAS CAS WE СЕ (сигналы управления блоком 6 памяти) с произвольным доступом на фиг. 1 представлены выходными сигналами блока

10 синхронизации.

Временная диаграмма (фиг. 4) поясняет работу блока 10 синхронизации.

Для записи информации в блок 6 памяти с произвольным доступом необходимо выполнить операцию "Чтение модификация — запись". Когда сигнал

DBIN становится активным (уровень логического нуля), должно произойти чтение данных с блока 6 памяти. В этот момент времени сигналы на первом и втором выходах блока IO синхронизации соответственно равны уровню логического нуля (осуществляется выбор кристалла первого шинного формирователя 8) и уровню логической единицы (направление передачи сигналов в первом шинном формирователе

8 — с блока 6 памяти в графический контроллер 12). При этом сигнал установки выходов блока 6 памяти в высокоимпедансное состояние СЕ неактивен (уравень логического нуля), а сигналами RAS u CAS зафиксирован адрес в блок 6 памяти с регистра 9 адреса.

Запись информации в блок 6 памяти осуществляется в момент, когда сигнал записи WF. активен (уровень логического нуля), В этот момент времени сигналы на первом и втором

534454 6 выходах блока 10 синхронизации равны уровню логического нуля (осуществляется выбор кристалла первого шинного формирователя 8 и направление

5 передачи сигналов из графического контроллера 12 в блок 6 памяти).

При этом сигнал установки выходов блока 6 памяти в высокоимпедансное состояние СЕ активен (уровень логической единицы),а адрес блока 6 памяти, зафиксированный сигналами

RAS u CAS неизменен.

Ведущий и ведомый графические контроллеры 12 различаются тем, что

ly ведомого графического контроллера

12 выход HSYNC не используется, а к каким бы выходам блока 4 управления они не подключались, между сигналами графических контроллеров 12 (фиг. 1 и 3) различий нет.

Блок 4 управления вырабатывает общие сигналы AO и 2WCLK для ведущего и ведомого графических контроллеров

25 12 и сигналы ГК и RD с разных выходов блока 4 управления (фиг, 1), Указанные два сигнала формируются идентично двумя мультиплексорами 26 и 27.

Задание режима работы графическим

З0 контроллером 12 (ведомый, ведущий) осуществляется поочередно для каждого графического контроллера 12 командой

VSYNC при этом, выбор нужного графического контроллера 12 осуществля- ется с помощью регистра 16 выбора

35 слоя, Устройство для отображения многоугольников на экране растрового графического видеоконтрольного блока работает следующим образом.

В исходном состоянии при помощи селектора 17 адреса в регистр 16 выбора слоя заносится информация, определяющая выбор слоев, с которыми возможна работа, а в регистр 15 цветочтения — информация о границе многоугольника (либо логическая единица, либо нуль) для выбранных слоев..

Селектор 17 адреса служит также для выработки сигнала RD (сигнал снимается с его четвертого выхода), сигнала WR (сигнал снимается с его третьего выхода) и КСИПН, который поступает по линии управления в канал ЭВМ. В режиме записи (RD установлен в логическую единицу) при условии выбора данного слоя (на данном выходе регистра 16 выбора слоя присутствует сигнал логического нуля) !

534454 на выходы мультиплексора, например, 26 поступают сигналы с четных его входов, а именно: с первого выхода сигнал WR с второго вь:хода — сиг5 нал логической единицы, поступающий на второй вход второго шинного формирователя 14 и на вход RD графического контроллера 12 (его первый вход), с третьего выхода — сигнал с соответстнующего выхода регистра 15 цветочтения, с четвертсго выхода сигнал логического нуля, поступающий на первый вход второго шинного формирователя 14 и осуществляющий его выборку. Сигнал логической единицы на первом входе второгс шинного формирователя 14 управляет прохождением сигналов с младших линий адреса данных канала ЭВМ на первые входы-ныхо-! ды графического контроллера 2 и блока 13 элементов ИСКЛЮЧАЮИ1ЕЕ ИЛИ

С возможностью объединения по выходам. На третий вход графического контроллера 12 с первого выхода 25 пятой группы блока 4 yr.ранления прступает сигнал 2 MCLK. Сигнал с второго выхода первой группы блока 4 управления (AO) поступает на четвертый вход графического контроллера 12 и совместно с сигналами WR u RD определяет следующие режимы работы графического контроллера 12: AO = О, RD = 1, MR = Π— запись параметров, AO = 1, RD = 1; MR = Π— запись ко35 манд; AO = О, RD = О, MR = 1 — чтение статусных флагов; AO = 1, RD

О, MR = 1 — чтение данных.

Сигналы А1.Е и РВТИ с третьего и четвертого выходов графического конт- 40 роллера 12 совместно с сигналом с выхода блока 4 управления являются входными для блока 10 синхронизации. Последний вырабатывает сигналы управления первым шинным формирователем 45

8 (сигналы с его первого и второго выходов), сигналы управления блоком

6 памяти RAS CAS ME и СЕ, сигналы управления работой регистров 7, сигнал управления записьк адреса в регистр 9 адреса, В результате графический контроллер 12 записывает н блок 6 памяти информавию, подлежащую индикации на нидеоконтрольном блоке

1. Регистры 7 преобра уют считываемые в параллельном коде данные с блока 6 памяти в последовательный код.

Данные н последовательном коде для выбранных слоен поступают на входы шифратора 3 и через цифроаналогоный преобразователь 2 на нходы R, G и В блока 1, строчный и кадровый синхрониэирующие импульсы на который посту" пают с первого и второго выходон ведущего графического контроллера 12, Ведомые графические контроллеры 12 синхронизируютс.я с ведущим графическим контроллером 12 по сигналу кадрового синхрониэирующего импульса, снимаемого с его второго выхода, В результате графические контроллеры 12 при условии выбора данных слоев блока 6 памяти по командам, поступающим иэ канала ЭВМ, записывают необходимую информацию в блок 6 памяти, отображаемую на блоке 1.

В режиме чтения (RD установлен в логический нуль) при условии выбора данного слоя (на данном выходе регистра 16 выбора слоя присутствует сигнал логического нуля) на выходы мультиплексора, например, 26 поступают сигналы с нечетных его входов, а именно: с первого выхода — сигнал логической единицы, с второго выхода — сигнал логического нуля, поступающий на второй вход второго шинного формирователя 14 и на вход RD графического контроллера 12 (его второй вход), с третьего выхода — сигнал с соответствующего выхода регистра 15 цнеточтения, с четвертого выхода сигнал с входа 46 для выбора слоя, блока 4 управления, поступающий на третий вход второго шинного формирователя 14 и в зависимости от уровня данного сигнала осуществляющий выборку либо установку н высокоимпедансное состояние выходов второго шинного формирователя 14, Сигнал логического нуля на втором входе второго шинного формирователя 14 управляет прохождением сигналов с первого входа-выхода графического контроллера

12 н младшие линии адреса данных канала ЭВМ (DÎ-D7) . На третий вход графического контроллера 12 с первого выхода пятой группы блока 4 управления поступает сигнал 2 MCLK.

Блок !0 синхронизации вырабатывает

4 сигналы управления первым шинным формиронателем 8, сигналы управления блоком 6 памяти RAS CAS, MK и СЕ, сигнал управления записью адреса н регистр 9 адреса. В результате считываются данные с блока 6 памяти н графический контроллер 12, 1534454

l0 а из него — в младшие линии адреса данных 3ВМ, Рассмотрим работу устройства при определении границ многоугольников

5 на примере двух слоев, Если, например, необходимо заполнить многоугольники в первом слое, границы которого определяются сигналом логической единицы, в регистр 16 выбора слоя заносится код 01, а в регистр 15 цветочтения — любой иэ кодов 11 или

10. В результате мультиплексор 27 находится в отключенном состоянии, а на его выходах присутствуют сигналы логической единицы благодаря блоку 31 (резисторной матрицы). Сигналы с вторых выходов первой, второй и третьей групп блока 4 управления приВОДЯТ к томУ, чтО Въиоды-ВхОДы ВтО- 2О рого шинного формирователя 14 и первые входы-выходы соответствующего графического контроллера 12 находятся в высокоимпедансном состоянии, а на первых входах блока 13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ присутствует сигнал логической единицы благодаря блоку 11 ° Так как на вторые входы блока 13, относящиеся к второму слою блока 6 памяти, поступает сигнал логического нуля с выхода четвертого инвертора 21, на вход которого поступает сигнал логической единицы, на их выходах присутствуют сигналы логической единицы, не оказывающие влияния на выходные сигналы блока 13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, относящиеся к первому слою блока 6 памяти. На первые входы блока 13 с первого входа-выхода графического контроллера

12 побайтно поступает информация о ячейках блока 6 памяти, и до границы полигона во всех разрядах байтов присутствуют сигналы логического нуля. На вторые входы блока 13 элемен- 45 тов ИСКЛЮЧАЮЩЕЕ ИЛИ с выхода третьего инвертора 20 поступает сигнал логического нуля, Таким образом, до границы многоугольника на выходах блока

13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первыми входами которых являются первые входы-выходы графического контроллера 12, соответствующего первому слою блока 6 памяти, а на вторые входы поступает сигнал логического нуля с выхода третьего инвертора 20, присут55 ствуют сигналы логического нуля. Если же граница многоугольника попадает в байт информации, поступающей с первого входа-выхода графического контроллера 12, о ячейках блока 6 памяти, относящихся к первому слою, то на одном из первых Входов блока

t3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ появляется сигнал логической единицы, что приводит к появлению сигнала логической единицы на выходе данного блока 13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

Так как выходы блока 13 элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно для всех слоев блока 6 памяти, то только в одном разряде старших линий адреса данных канала ЭВМ присутствует сигнал логической единицы, свидетельствующий об определении границы многоугольника. Если же граница многоугольника задана сигналами логического нуля, то в регистр 15 цветочтения заносится любой из кодов

01 или 00. При этом на выходах блока 13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ присутствуют сигналы логического нуля до границы многоугольника и сигнал логической единицы для одного иэ разрядов старшего байта линий адреса канала 3BN свидетельствующий об определения границы многоугольника.

Рассмотрим один из алгоритмов заполнения многоугольника.

Многоугольник произвольной формы разбивается на треугольники и трапеции, боковые стороны которых совпадают с границами многоугольника, Заполнение каждой фигуры выполняется следующим образом.

Выбирается точка внутри фигуры с координатой Х, при которой координата У по абсолютной величине максимальна и координатой Y = б,У/2. Побайтно считывается информация с блока

6 памяти в направлении увеличения координаты Х и определяется граница многоугольника. Возвращаясь в исход" ную точку и побайтно считывая информацию с блока 6 памяти в направлении уменьшения координаты Х, определяют новую границу многоугольника, Уменьшая координату Y исходной точки на единицу и считывая информацию с блока

6 памяти в направлении увеличения координаты Х и уменьшения координаты

Y определяют новые точки границы полигона. Для точек границы многоугольника с одинаковыми координатами У проводится вектор по предварительно заданному образцу.

1. >344 54

Работа устройства рассмотрена только для двух слоев ОЗУ блока б памяти, Число слоев блока 6 памяти может быть увеличено для чего дсстаточно увелиУ

5 чить разрядность регистра 15 цветочтения и регистра 16 выбора слоя в соответствии с числом слоев блока 6 памяти с соответствуюп1ими подключениями к входам мультиглексоров 26 и 27 и второго элемента И-НЕ 23.

Первый и второй инперторы 18 и

19 и элементы И-НЕ 2? и ?3 совместно с регистром 16 выбора слоя позволяют выбирать любой слой блока б памяти или их любую комбинацию, при этом в канал ЭВМ по младшим г.:иниям адреса данных передаются данные с графического контроллера 12 через второй шинный формирователь 14 для слоя блока

6 памяти, приоритет сигнала выбора слоя которого выше (чем младше разряд регистра 16 выбора слоя, тем выше приоритет сигнала выбс ра слоя), à IIo старшим линиям адреса данных канала

ЭВМ вЂ” сигналы с выхода блока 13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ для всех выбранных слоев. Запрет считывания информации с других слоев блока 6 памяти с более низким приоритетом осуществляется сигналами логической единицы с входо первого и второго инверторов 18 и 19, поступающими че рез мультиплексоры 26 и 27 на третьи входы вторьгх шинных формирователей 14,3

Формула и з о б р е т е н и я

Устройство для отображения многоугольников на экране растрового гра40 фического видеоконтрольного блока, содержащее цифроаналоговый преобразователь, шифратор, блок управления и формирователь цветовых растровых сигналов, состоящий из блока памяти, регистра сдвига, первого п|инного формирователя, регистра адреса, блока синхронизации, блока согласующих элементов и графического контроллера, к информационному входу-выходу которо50 го подключен вход блока согласующих элементов, первый и второй выходы графического контролл1 ра подключены к синхровходам растрового графического видеоконтрольного блока, информационный вход которого подключен к рыходу шифратора, первый вход которо о подключен к выходу регистра сдвига, информационный вход которого подключен к выходу блока памяти, соединенному с информационным входом первого шинного формирователя, выход которого подключен к информационным входам графического контроллера и регистра адреса, выход которого подключен к адресному входу блока памяти, первый-четвертый управляющие входы которого подключены к первомучетвертому выходам блока синхронизации, первый и второй входы которого подключены к третьему и четвертому выходам графического контроллера, пятый и шестой, седьмой и восьмой выходы блока синхронизации подключены к первому и второму синхровходам соответственно первого шинного формирователя; и регистра сдвига, девятый выход блока синхронизации подключен к синхровходу регистра адреса„ третий вход блока синхронизации подключен к первому выходу блока управления, первая группа входов-выходов которого является первым входом-выходом устройства для подключения шины адреса данных, вторая группа входоввьгходов блока управления является вторьп входом-выходом устройства для подключения шины управления, о т л ич а ю щ е е с я тем, что, с целью повьппения быстродействия устройства, в него введены дополнительные формирователи цветовых растровых сигналов и в каждый формирователь цветовых растровых сигналов введены блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и второй шинный формирователь, первая группа входов-выходов которого соединена с первым входом-выходом устройства, соединенным с выходом блока ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные входы которого подключены к информационному входу-выходу графического контроллера подключенного к второй группе входов-выходов второго шинного формирователя, первый управляющий вход которого подключен к соответствующему выходу первой группы выходов блока управления, соответствующий выход второй группы выходов которого подключен к второму управляющему входу второго шинного формирователя и первому управляющему входу графического контроллера, второй управляющий вход которого подключен к соответствующему выходу третьей группы выходов блока управления, соответствую}3 щий выход четвертой группы выходов которого подключен к управляющему входу блока элементов ИСКЛЮЧАЮ}}}ЕЕ

ИЛИ, третий и четвертый управляющие

}534454 входы всех графических контроллеров полключены к первому и второму выходам пятой группы выходов блока управления.

1534454 е Ф ъэ

% C @ y

CS,О 3+

Фе а 5>

И ъ э 4ь

Составитель Л.Абросимов

Техред H.Äèäûê Корректор М.щарощи

Редактор 0.1Орковецкая

Заказ 42

Тираж 5á2

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

"Патент", r, Ужгород, ул. Гагарина, 101

Производственно-издательский комбинат

1 ф ь, % ф6» ф Ъ: ь»

Ъ

Ъ

Ю ь

М

И

Мфц Ъс ,ь Ь е щ 4 а вц Ф

1в

° ъ3

3 Ъ фЮ

33 ь ф ф а а R3$