Устройство для программного управления

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Целью изобретения является экономия объема блока памяти при управлении системами по "жесткой" временной циклограмме, имеющей разные временные циклы. Устройство содержит входной счетчик 1, дешифратор 2, выходной регистр 3, блок 4 памяти, элемент 5 задержки, счетчик 6 адреса, вход 7 и выход 8, M первых регистров 9<SB POS="POST">1</SB>...9<SB POS="POST">M</SB> сдвига, N вторых регистров 10<SB POS="POST">1</SB>...10<SB POS="POST">N</SB> сдвига, первый 11 и второй 12 мультиплексоры, дополнительный счетчик 13, первый 14 и второй 15 триггеры, третий мультиплексор 16. Данное устройство позволяет уменьшить объем блока памяти за счет исключения избыточной информации путем преобразования "длинных" команд в "короткие". 1 ил.

(53)5 G 05 В 19/18

ОПИСАНИЕ ИЗОБРЕТЕНИ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

fO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

flPH fHHT СССР (21) 4453372/24-24 (22) 30.06,88 (46) 07.06.90. Бвл. Р 21 (72) Л. В. Сахон и С. В, Омельченко (53) 621.503,55(088.8) (56) Коган Б, М, Электронные вычисли-. тельные мап ины и системы. — И.: Энергоатомиздат, 1985, с. 169, рис. 7.6.

Авторское свидетельство СССР

Ф 1252759, кл. С 05 В 19/18, 1985„ (54) УСТРОЙСТВО ЛЛЯ ЛРОГРА1 111НОГО УПРАВЛЕ11ИЯ (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. 11ельв изобретения является кономия объема блока памя„80„„ l 69804 ти при управлении системами по жес кой временной циклограмме, имевшей разные временные циклы. Устройство содержит входной счетчик 1,, дениА; . тор 2, выходной регистр 3, блок - . мяти, элемент 5 задержки, счет:и к адреса, вход 7 и выход 8, m перых регистров 9 — 9 сдвига, п вторых регистров 10 q — 10> сдвига, первый и второй 12 мультиплексоры, допол.-..тельный счетчик 13, первый 14 и второй 15 триггеры, третий мультиплексор 16. Лредлагаемое устройство позволяет уменьнить объем блока памяти за счет исклвчения избыточной инфор-мации путем преобразования длинных команд в короткие . 1 ил . 1569ß04

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве устройства управления системами н реальном

5 масштабе времени.

Целью изобретения является экономия обьема памяти устройства sa счет уменьшения части объема избыточной информации путем выравнивания разрядности кода временного интервала и кода операции по совокупности из наиболее повторяющихся команд, при этом длинные команды разбинаются на несколько обычных. ф »

На чертеже приведсна структурная схема предлагаемого устройства.

Устройство для программнога управления содержит входной счетчик дешифратор 2, выходной регистр 3, блок 4 памяти, элемент 5 задержки (каскадное соединение одновибратаран), счетчик 6 адреса, выход которого подключен к адресному входу блока 4 памяти, первый вход входного счетчика

1 является входом 7 устройства, выход элемента 5 задержки соединен с входом счетчика 6 адреса, выход выходного ре*. гистра соединен с дешифряторам 2, выход которого является выходом Я,устройства, которое содержит первую 9

9 и вторую 10„— 10 группы регкстров сдвига, первый 11 к второй 12 мультиплексоры, дополнительный счетчик 13 импульсов,.первый 14 и второй

15 триггеры и третий мультиплексор 16, Устройства работает следующим образам.

Обычная команда — команда заданной длины, разрядность ко-,îðîé позволяет производить выдачу някбэлее часта встречающихся команд, состоящим кз кодов операции к интервалов времени между командами.

Каждая ячейка памяти блока 4 памяти содержит код операции и кад временного интервала, чере"- который должна быть выполнена следующая команда, а также признак следования длинных команд, который указывает ее первый

56 и последний адрес. С цепью наиболее эффектинного использования блока памяти длинные команды разбиты на несколь-ко обычных команд.

В исходном состоянии счетчик 6 яд= реса установлен в нулевое состояние, 55 триггер 14 находится в исходном состоянии, сигнал с ега ныхода устананливяег-мультиплексор 11 в полажение, когда вход 7 подключен к счетному входу счетчика 13, причем состояние счетчика 1 мажет быть произвольным, так как выход переноса счетчика 1 заблокирован мультиплексором !1, Во все разряды нхаднаго 1 и дополнительного

13 счетчиков записаны, единицы, первый и второй 15 триггеры установлены н нулевое состояние,. при этом нулевое состояние счетчика 6 адреса соответствует адресу первой ячейки блока 4 памяти, а вход 7 устройств" через вта рай мультиплексор !1 подключен к входу дополнктельного счетчика 13.

Поступивший ня нход 7 устройства сигнал входной частоты вызывает появление сигнала переполнения дополнительного счетчика 13, который через вход мультиплексора 16, поступив ня управляющий вход блока 4 памя= тк, производит считывание содержимого первой ячейки памяти в ш первых, регистрах 9< — 9щ сдвига к н и разрядов выходного регистра 3 па сигналу с управляющего выходя блока 4 памяти, С выхода дополнительного счетчика 13 сигнал также поступает на нхад триггера 14, который остается в исходном состоянии в случае прахажденкя обычной команды. Записанный в m первых регистрах 9 g — 9 сдвига кад временнага интервяля, через который необходимо выполнить следующую команду, поступает па входам н дополнительный счетчик 13„

Задержанный элементом 5 задержки сигнал увеличивает содержимое счетчика

6 адреса на единицу. Кад операции с и разрядан выходного регистра 3 поступает ня вход дешкфратаря 2 к на выходе 8 устройства появляется сигнал управления, Сигналами входной частоты через мультиплексор 11 отсчитывается временной интервал между командами, при этом сигнал переполнения дополнительного счетчика 13 вызывает считывание содержимого второй ячейки памяти блока 4 памяти к т.д. В дальнейшем работа устройства повторяется прк поступлении обычных команд. . Считывание длинных команд с блока памяти осуществляется последовательна в виде 1 составляющих ч-стей команды, которые отличаются от обычных команд признакам опознавания, Устройство при исполнении длинной команды, состоящей кз нескольких обычьья команд,работает следующим абряэаме 69804

Фс рм ул а

30 к з с б р е т е

Пусть по очередному сигналу переполнения счетчика 13, который поступает через мультиплексор 16 на управляющий вход блока 4, памяти, происходит считывание содержимого ячейки памяти, имеющей опознавание длинной команды. При этом по сигналу с управляющего выхода блока 4 памяти с приходом входной частоты (по входу 7) срабатывает триггер 15, выходной сигнал которогс переводит мультиплексор

16 в состояние, отключающее выход. счетчика 13 и подключающее входную частоту к элементу 5 задержки и управляющему входу блока 4 памяти, По срабатыванию тркггера 14 посредством мультиплексора 12 выход переноса входного счетчика l подключается к входу дополнительного счетчика 13 °

Одновременно сигналом с второго выхода мультиплексора 12 происходит считывание информации с вторых и выходов .блока 4 памяти в п регистров 10

10 „ сдвига, запись которых на выходной регистр 3 запрещена сигналом с выхода мультиплексора 12. При этом код временного интервала адреса длинной команды записывается в m первых регистров 9 „- 9 сдвига по сигналу, с второго выхода элемента 5 задержки, а код операции — в п второй группы .регистров 10 < — 10„. Далее с приходом импульсов входной частоты через мультиплексор 16 с задержкой происходит увеличение содержимого счетчика 6 адреса на единицу к последовательное считывание информации с блока 4 памяти с соответствующим сдвигом ранее записанной информации в ш первой груп пы регистров 9„ — 9 „,сдвига к и второй группы регистров !0< — 10 „ сдвига соответственно дс прихода сигнала с признаком последнего адреса длинной команды. C приводом 1-ro (последнего) адреса с управляющего выхода блока памяти поступает сигнал на триггер

14,и триггер 15 по импульсу входной частоты I!. звраШается в исходное состояние, подключая выход дополнительного счетчика 13 через мультиплексор 16 к управляющему входу блока 4 памяти и к входу элемента 5 задержки.

При этом по сигналу с выхода элемента 5 задержки через мультиплексор

12 производится запись кода временного интервала первой и второй группы выходов m первых регистров 9 — 9m сдвига в дополнительный 13 и входной

1 счетчики, а код операций с выходов и вторых регистров 10 — 10„ сдвига в выходной регистр 3 и через дешифратор 2 на выход 8 устройства.

Сигналами входной частоть1 отсчитыI вается временной интервал, сигнал переполнения с дополнительного счетчика 13 вызывает считывание содержимого очередной ячейки блока 4 памяти и далее работа устройства повторяется.

Начальная запись в блок 4 памяти может быть осущестьлена и,- ем в== "— ния дополнительногс адресногс и входа пчпульссв 3R!, сп " II:. чальной з апис и не пс ка з аны), В предлагаемом устройстве объем памяти уменьшен за с- .ет ксключе -;I!

2О поля памяти, содержащего адрес след-. ка1ей командь1, что соответстгеннс уменьшает аппара турные за тра ть., Крс".того, устройство для программного у равленкя по сравнению с известным позволяет уменьшить объем блока памя тк за счет исключения избыточной формации путем преобразсванкя длиннь;., команд II кс1.сткке.

Устройство для прсграм ;>чсгп у;,:.::. ленкя, ссдержашее входной счетчик, дешифратор, выходной регистр, блок памяти, элемент задержки и счетчик

35, * адреса выхсд котс->сгс псдк. тючен адресному входу блска г>;мя -II, первь6. вход входного счетчика является входом устройс-â,à,,первый выход элемента задержки соединен с вхсгсм счетчика адреса, выхсд вь>ходкого регкс rpa соедкнен с дьшп фратсрсм, выход которого является выходом устройстг», о т лкч аюш е е с я тем, что, с целью экономик объема памятк прк управлении системами пс жесткой ьременной циклограмме, имеющей разные цкк.-.:, в него введены первая к вт= -.-я регистров сдвига, первый, второй и третий мультиплексоры, дополнктельньпI счетчик импульсов, первый к второй триггеры, прк этом первая группа выходов блока памяти соединена с входамк последовательной записи регистров сдвига первой группы, вторая грутгпа

55 выходов блока памя ти соединена с нхс— дами последовательной записи регист-, ров сдвига второй группы, а также с первой группой входов записи выходного регистра соответственно, группа

1569804

Со танитель И, Ивец

Редактор И. Дербак Texpeä M.Дндык Корректор М.Пожо

Заказ 1449

Тираж 673

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Рауиская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 первых выходов регистров сдвига первой группы соединена с первой группой информационных входов дополиительного счетчика импульсов, группа вторых выходов регистра сдвига первой группы соединена с группой информационных входов входного счетчика, выход переноса которого соединен с первым информационным входом первого мультиплексора, управляющий вход которого

I соединен с прямым выходом первого триггера, а выход — со счетным входом дополнительного счетчика импульсов,, установочный вход которого соединен ,с установочным входом входного счетчика, с входом записи выходного реги"тра и с первым выходом BTopoI мультиплексора, второй выход которого сои единен с второй группой входов регистров сдвига второй группы, выходы которых подключены к второй группе входов выходного регистра, второй выход элемента задержки соединен с группой вторых разрядных входов per стров сдвига первой группы и с инфор-. мационным входом второго мулвзтиплексора, информационный вход устройства соединен с вторым информационным входом первого мультиплексора и с тактирующим входом второго триггера, информационный вход которого соединен с управляющим входом второго мультиплексора, с выходом управляющей HH формации блока памяти и с информационным входом первого триггера, управляющий вход которого соединен с выходом переполнения дополнительного счетчика- импульса и с управляющим входом третьего мультиплексора, первый информационный вход которого сое— динен с выходом второго триггера, ьт рой информационный вход третьего мультиплексора соединен с информационным входом устройства, а выход тр.=. тьего мультиплексора подключен к входу элемента задержки и к входу считывания блока памяти.