Устройство для обмена информацией в мультипроцессорной вычислительной системе

 

Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных матричных, конвейерных, систолических, векторных и других процессоров, в которых в процессе обработки происходит движение данных в вычислительной среде. Цель изобретения - повышение достоверности передаваемой транзитной информации при одновременном сопряжении числа внешних связей устройства. Для достижения указанной цели в устройство введены блок 7 памяти сигнатур и сумматор 9 по модулю два. Модификация сигнатур при передаче данных между процессорными элементами с контролем результата при получении сообщения процессором-приемником, а также использование дисциплины передач вверх - вправо позволяет реализовать указанные преимущества. 10 ил.

СОЮЗ СОВЕТСКИХ

° СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (У)б С 06 F 11/28 15/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

2б

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4473108/24-24 (22) 11.08.88 (46) 15.06.90. Бюл. Р 22 (72) В.А.Мельников, В.С.Харченко, II.È.Êíûø и И.А.Кичигин (53) 681.325(088.8) (56) Авторское свидетельство СССР

N - 1179364, кл . Г Об F 15/1б, 1984.

Авторское свидетельство СССР

Ф 1312597, кл. О 06 Р 15/16, 1987. (54) УСТРОЙСТВО ЛЛЯ ОБМЕНА ИНФОРМАЦИЕЙ В МУЛЬТИПРОЦЕССОРНОЙ ВЫЧИСЛИ- .

ТЕЛЬНОЙ СИСТЕМЕ (57) Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных матричных, конвейер„„SU„„1571594 А 1 ных, систолических, векторных и других процессоров, в которых в процессе обработки происходит движение данных в вычислительной среде.. Цель изобретения — повьппение достоверности передаваемой транзитной информации при одновременном сопряжении числа внешних связей устройства. Для достижения указанной цели в устройство введены блок 7 памяти сигнатур и сумматор 9 по модулю два. Модификация сигнатур при передаче данных между процессорными элементами с контролем результата при получении сообщения процессором-приемником, а также использование дисциплины передач вверх-вправо позволяет реализовать указанные преимущества.10 ил.

1571594

Изобретение относится к вычисли-! тельной технике и может быть использовано при lIocTpopllHH высокопроизводительных матричных, конвейерных, систолических, векторных и других процессоров, в которых в процессе .обработки происходит движение данйых в вычислительной среде, вычислительных систем с динамической архитектурой.

Цель изобретения - повышение до. стоверности передаваемой транзитной информации при одновременном сокращении числа внешних связей устройства.

Сущность предлагаемого изобретения состоит в следующем. Во время выполнения программы i-Й процессорный элемент (ПЭ) вычислительной

| системы может выдавать в один из двух каналов команду передачи управления (команду обмена). Формат данной команды представляется в виде! о .1 пр 1 оп Вю

25 где 1 — номер {код) ПЭ приемника ир информации;:

on

К вЂ” номер (код) операции, ко-. торую должен выполнить

ПЭ приемник информации; э,,код сигнатуры« знак конкатенации (сцепления).

35 (Каждому ПЭ, входящему в состав вычислительной системы, присваивается номер (идентификатор), определяющий его местоположение в матрице ПЭ.

Обмен командами передачи управления может производиться между ПЭ системы .либо по строке ПЭ (слева направо), либо в столбце ПЭ (снизу вверх). ПЭ, расположенные в одном столбце (строке) образуют кольцевую структуру.

Поэтому команда обмена с (q, Q)-ro

ПЭ (q,4В 11, n) поступает либо на (q+1,! )-й ПЭ (движение по строке

ПЭ), либо на (q, .1 +1)-й ПЭ {движение по столбцу ПЭ) . Очевидно, при органи50 зации двойного. конвейера перемещения информации между ПЭ системы организаII II ция движения вертикаль-горизонталь

tt тождественна движению горизонтальвертикаль". Пусть движение информа55 ции в матрице ПЭ будет организовано

II El при принципу вертикаль-горизонталь

При такой дисциплине организации вза1 имодействия отдельных ПЭ характеристикой маршрута продвижения информации может служить некоторое число (сигнатура).

При выдаче команды обмена дополняется из отдельного блока памяти сигнатурой идентифицирующей путь прохождения информации между ПЭ °

При поступлении сообщения на соседний

ПЭ системы определяется, ему ли предназначена поступившая «информация.

Определение принадлежнос..и информации происходит путем сравнения кода

ПЭ приемника информации с кодом (идентификатором) ПЭ. При несовпадении этих кодов поступившая информа-, ция отправляется к следующему ПЭ и т.д. до совпадения кодов либо в столбце, либо в строке ПЗ.

При совпадении одного из двух кодов меняется направление продвижения информации.

При мере транзитного прохождения информации код сигнатуры модифицируется идентификаторами (процессорных элемектов) и направлениями выдачи информации. При достижении ПЭ приемника информации (сообщения) полученная сигнатура должна быть нулевой в противном случае пройденный маршрут не соотвЕтСтвует требуемому и, .следовательно, произошла ошибка в назначении поступившего на обслуживание сообщения (ошибка адреса).

При совпадении адресной части сообщения .с кодом-идентификатором ПЭ и нулевой сигнатурой информация о ко— де операции заносится в буферный запоминающий блок для дальнейшего обслуживания в соответствии с правилом: первым пришел — первым обслужен (организация типа FIFO), На фиг.1 представлена функциональная схема устройства для обмена. информацией в мультипроцессорной вы— числительной системе; на фиг.2 функциональная схема блока памяти сообщений (ВПС); на фиг.З вЂ” функциональная схема блока выбора направленйя передачи информации,БВНПИ); на фиг.4 — функциональная схема демультиплексора выдачи; на фиг. 5 функциональная схема распределителя импульсов (РК), на фиг. б — временные диаграммы функционирования устройства; на фиг.7 — пример организации однородной вычислительной систеиы из отдельных процессорных элементов; на фиг.8 — пример кодирования направ1594

5 157 лений (i,j)-ro процессорного элемента; на фиг.9 — пример кодирования матрицы ПЭ однородной вычислительной системы размерности Зх3 и направ лений передач сообщений (команд)обмена) от ПЭ (3,1) к ПЭ (1,3); на фиг.10 а — пример кода сигнатуры, хранимого в специальном блоке памяти и используемого при передаче команды обмена от ПЭ (3,1) к ПЭ (1,3); на фиг. 10 б — пример модификации кода сигнатуры при правильной (S„) и неправильной (Б„) передаче команды обмена.

Устройство для обмена информацией в мультипроцессорной вычислительной системе (фиг.1) содержит первый

1, второй 2 и третий 3 блоки памяти сообщений типа первым пришел — первым обслужен", мультиплексор 4, блок памяти 5 константы, блок выбора направления передачи информации (БВНПИ)

6, блок памяти 7 сигнатур, буферный регистр 8 с первым — третьим полями:

8.1 — адресным полем, 8.2 — операционным полем и 8.3 — контрольным полем (полем сигнатуры), сумматор по модулю два 9, демультиплексор 10 выдачи,. демультиплексор 11 синхронизации,.распределитель 12 импульсов, счетчик 13, дешифратор 14, триггер .15 управления, коммутатор 16, блок элементов И 17, первый элемент И 18, второй элемент И 19, третий элемент

И 20, триггер 21 контроля, элемент

ИЛИ 22.

На фиг.1 обозчачены также первый— третий 23-25 входы устройства, первый— третий 26-28 информационные выходы устройства, первый 29 и второй 30 управляющие выходы.

Первый 1 (второй 2, третий 3) блок памяти сообщений (фиг,2) содержит демультиплексор 31, блок регистров

32.1-32.3 (где I — глубина очереди), группу блоков элементов К?И 33. 1

33.K-1, первый блок элементов И 34.1—

34.K второй блок элементов И 35.1

35,К, блок элементов ИПИ 36.1-36.К, первый элемент И 37, второй элемент

И 38, элемент НЕ 39.

Блок выбора направления передачи информации б (фиг.3) содержит первую

40 и вторую 31 схемы сравнения, неполный дешифратор 42,. элемент И 43.

Демультиплексор 10 выдачи (фиг.4)

:содержит первый 44 и второй 45 блоки элементов И.

Распределитель 12 импульсов (ГИ) (фиг.5) содержит генератор 46 тактовых импульсов, счетчик 47, дешифратор 48, триггер 49.

Устройство для обмена информацией в мультипроцессорной вычислительной системе предназначено для ана, лиза поступающих сообщений от ПЭ на принадлежность поступившего сообщения данному ПЭ, определения направления дальнейшего продвижения информации в системе процессорных элементов, хранения кодов сигнатур, их выдаче при формировании сообщения другим ПЭ системы, модификации кода

20 сигнатуры при транзитной передаче команд обмена и контроля правильности прохождения команды обмена между ПЭ вычислительной системы.

Назначение основных элементов устройства состоит в следующем.

Группа блоков памяти сообщений

1-3 преднаЗначена для хранения команд обмена, поступивших для выдачи от собственного ПЭ и от соседних ПЭ системы (от левого ПЭ при продвижении информации в строке ПЭ и от нижнего

ПЭ при продвижении информации в столбце ПЭ).

Блок памяти 5 константы предназначен для хранения кода адреса ПЗ, идентифицируюшего его местоположение в матрице ПЭ системы, осуществляющей обмен командами обмена.

Блок памяти 5 константы может быть выполнен, например, в виде последовательного соединения генератора константы — фиксированного кода (тумблерного регистра и т.п.) и блока элементов И, к второму входу которого подключен вход блока памяти.

Блок выбора направления передачи информации 6 предназначен для выбора и модификации направления выдачи I поступившей информации в зависимости .от соотношения кодов ПЭ источника приемника информации.

Блок памяти 7 сигнатур предназначен для хранения кодов, определяющих правильное прохождение команды обме55 на в матрице ПЗ вычислительной сис темы от данного ПЭ.

Буферный регистр 8 предназначен для хранения кода сообщения на время его анализа и обработки.

7 1571594 8

Сумматор по модулю два 9 предназначен для модифйкации поступившего кода сигнатуры кодом адреса ПЭ и гризнаком направления дальнейшего продвижения команды обмена.

Демультиплексор 10 выдачи предназначен для коммутации команды обмена на один выходов 27 или 28 устройства К аналогичным ПЭ системы. !

РаспреДелитель 12 импульсов предназначен для синхронизации работы ! устройства. . Распределитель 12 импульсов формирует последовательность импульсов ь, -, . Принцип действия распределителя 12 поясняется временной диаграммой на фиг ° 6. Посредством генератора 46, который включается единичным сигналом на входе, счетчика 47 с коэффициентом пересчета 5 ! формируется последовательность импульсов 61 е ьg ь g» и i Триг гер 49 устанавливается в единичное состояние импульсов Я+ и обнуля3 ,ется задним фронтом импульса формируя удлиненный импульс 2З, который является стробирующим сигналом опроса блоков 5 и 7, Счетчик 13 совместно с дешифратором 14 служат для последовательного циклического опроса блоков памяти сообщений 1-3.

Коммутатор 16 предназначен для коммутации либо начального кода сиг.натуры (при передаче команды обме3S на от данного ПЭ), либо модифици рованного кода сигнатуры (при передаче команды обмена транзитом).

Первый элемент И 18, триггер 21

40 контроля предназначены для формирования управляющего сигнала при ненулевом коде сигнатуры полученной при поступлении сообщения данному ПЭ °

Элемент И 20 и обусловленные им связи предназначены для формирования сигнала на обращение к блоку памяти

7 сигнатур при выдаче информации от данного ПЭ.

В исходном состоянии элементы памяти устройства находятся в нуле50 в ом со стоя нии.

Обмен информацией в вычислительной системе, состоящей из однотипных ПЭ (фиг.7), осуществляется в двух направлениях. По каждому из направлений блок памяти сообщений (БПС). принимает команды обмена (фиг.1).

Третий БПС предназначен для хранения команд обмена от собственного ПЭ.

Команда обмена в зависимости от источника информации поступает на один из входов 23-25 устройства. Одновременно с командой обмена на этот вход .поступает тактовый импульс.

Поступившая команда обмена заносится в блок .риема сообщения (БПС), нащ имер 1 (фиг.2). Так нак блок регистров 32.1-32.К (где К - глубина очереди) находится в нулевом состоянии, то на выходах элементов И 34.1—

34.К находятся сигналы логической единицы, Эти сигналы поступают на адресный вход демультиплексора 31 и разрешают тем самым запись поступившего сообщения в первый регистр очереди 32.1 состояние этого регистра будет отличным от нулевого и тем самым будет подготовлен для записи очередного сообщения второй регистр 32.2. При записи информации в регистр 32.1 блока приема сообщения 1 на выходе элемента НЕ 39 появляется сигнал логической единицы (фиг.2)., который с выхода . БПС 1 через элемент ИЛИ 22 (фиг.1) устанавливает триггер 15 управления в единичное состояние. Единичное состояние триггера 15 управления идентифицирует разрешение формирования на выходах распределителя импульсов (РИ) 12 импульсов для синхронизации работы устройства.

Синхронизация работы устройства происходит по импульсам, формируемым на первом — пятом выходах распределителя 12 (фиг.5) и представляют собой пять импульсных последовательностей (фиг.б). Такт (цикл) работы состоит из пяти фаз. Каждая фаза работы устройства начинается тактовым импульсом соответствующей импульсной последовательности.

По первому тактовому импульсу происходит ббращение к соответствующему блоку памяти сообщений 1-3 путем увеличения содержимсго счетчика

13 на единицу.

По второму тактовому импульсу производится запись сообщения в буферный регистр 8.

По третьему тактовму импульсу происходит обращение к t.ëoêàì памяти сигнатур 5 и констант 7 °

По четвертому тактовсму импульсу производится выдача ком;.нды обмена

1571594 либо к соседним ПЭ системы, либо данному ПЭ для ее дальнейшей обработки.

IIo пятому тактовому импульсу производится сдвиг информации в блоке памяти сообщений, из которого была сосчитана информация для анализа и контроля.

Далее такт (цикл) работы устрой. ства повторяется путем обращения к очередному блоку памяти сообщений 1-3.

Каждому ПЭ в системе присваивается свой идентификатор — адрес, определяющий местоположение ПЭ (номер строки и номер столбца н матрице процессорных элементов системы) °

Передаваемая информация состоит из трех частей адресной, операционной и контрольной. Адресная часть пред ставляет собой код адреса ПЭ, которому предназначена данная операционная часть (код операции). Кон- трольная часть слова представляет собой код (сигнатуру), однозначно определяющий путь между двумя ПЭ передатчиком и приемником информации. По мере продвижения команды обмена в матрице ПЭ происходит модификация сигнатуры, во-первых, кодом (идентификатором) транзитного

ПЭ, и, во-вторых, направлением выдачи информации. При выдаче информации от данного. ПЭ она дополняется кодом сигнатуры.

Выбор направления передачи информации осуществляется следующим образом. Адресная часть поступившего сообщения сравнивается с адресом (идентификатором) данного ПЭ по номерам строки столбца и определяется одно из. трех возможных направлений передачи (два — на соседние ПЭ и третье — на обработку данному ПЭ) по следующему правилу.

Пусть А и В коды адресов ПЭ источника информации по горизонтали и вертикали (строки и столбца) размещения ПЭ в системе а С и Д вЂ” коды адресов ПЭ приемника информации.Процедура выбора направления передачи информации, реализуемой блоком 6, определяется таблицей.

В блоке памяти 5 (фиг.13) записан код адреса (идентификатор) (код строки и код столбца) данного ПЭ относительно других ПЭ в однородной структуре вычислительной системы.

При занесении информации команды обмена в блок памяти сообщений 1 тактовый импульс с выхода распределителя 12 (фиг.1) увеличивает содержимое счетчика 13 на единицу. На выходе дешифратора 14 инициируется единичный сигнал для опроса блока памяти сообщений 1. Код с выхода счетчика 13, поступая на управ ?яющий (адресный } вход мультиплексора 4, разрешает тем самым запись информации по второму импульсу с блока памяти 1 в буферный регистр 8.

I .15 Считываемая информация из блока памяти 1 сообщений (фиг.t) состоит из трех частей — адресной, .операционной и контрольной, которые заносятся соответственно в поля 8.1, 8.2 и 8,3 буферного регистра 8.

Отличие функционирования ПЭ в режиме передачи команды обмена от собственного ПЭ заключается в следующем. Команда обмена в передаваемом сообщении должна быть дополнена контрольной информацией (сигнатурой) в зависимости от кода (номера) ПЭ приемника, информации. l3ce сигнатуры прохождения команд обмена от данно3Q го ПЭ записаны в блоке памяти сигнатур 7. В поле 8.3 буферного.регистра 8 находится нулевая контрольная информация.

Счетчик 13 будет находиться в состоянии, определяющем обращение к блоку памяти сообщений 1. На соответствующем выходе дешифратора 14 будет сигнал логической единицы. Этот сигнал поступает на управляющий вход

40 коммутатора 16 и разрешит прохождение чего него информации с выхода блока памяти 7 сигнатур. Очередной импульс с выхода распределителя 12.,поступает на управляющий вход блока памяти 7 сигнатур и производится считывание из него информации по адресу, хранимому в поле 8.1 оуферного регистра 8.

Код сигнатуры с выхода блока памя0 ти 7 через коммутатор 16 поступает на информационный вход демультиплексора 10. Кроме кода, сигнатуры на информационный вход демультиплексора 10 поступает информация о кодах адреса

ПЭ приемника информации и кода операции. Сформированная команда обмена выдается на один из двух выходов 27 или 28 к соседним ПЭ вычислительной системы (фиг.1,7).

1571594

"1

Выбор направления передачи команды обмена от даннога ПЭ осуществля.! ется блоком выбора направления передачи информации (БВ1!ПИ) 6 (фиг.,1,3). ,На основе сравнения двух кодов адре;сов ПЭ на схемах сравнения 40 и 41

,(фиг.З) БВНПИ 6 на выходе неполного дешифратора 42 образуется в соответ ствии с таблицей формируется признак (1, если требуется передать информацию вверх, О, если требуется передать информацию вправо.

С формированный признак направле,ния выдачи информации с выхода БВНПИ, б (фиг.1) поступает на адресные .(управляющие) входы демультиплексоров

10 и 11. Очередной импульс < с выхода распределителя 12:через демультиплексор 11 поступает на соответствующий выход для синхронизации запи, си сообщения в блок памяти сообщения, 1 (3) соседнего ПЭ. Далее ПЭ функционирует аналогично описанному.

При обработке команды обмена от соседних ПЭ, происходит обращение к соответствующему блоку памяти сообщений,2 .или 3. Через мультиплексор 4 команда обмена заносится в буферный ( регистр 8. При этом в поле 8.3 нахо-! дится код сигнатуры.

При передаче информации транзистом код сигнатуры S при прохождении, ПЭ будет промодифицирован, во-пер. вых, кодом адреса идентификатором) ПЭ и, во-вторых, кодом направления выдачи информации. Модификация кода .сигнатуры, поступающего с выхода поля 8.3 буферного регистра 8, происходит на блоке свертки по модулю два 9„ поступающим признаком направ,ления передачи направления у с вы хода БВНПИ 6 и кодом адреса ПЗ с выхода блока памяти 5. Полученная сигнатура с выхода блока элементов суммы по модулю два 9 через коммутатор

16 поступает для дальнейшей ее передачи совместно с адресной и операционной частями команды обмена к соседнему ПЭ. Далее устройство функционирует аналогично описанному. По мере продвижения команды обмена в матрице ПЭ системы к ПЗ приемнику информации будет происходить модификация сигнатуры.

При совпадении кодов адресов ПЭ приемника информации с адресной чаи стью команды обмена на выходах ров10

4Q

55 но" первой 40 и второй 41 схем сравнения блока 6 (фиг.3) формируются сигналы логической единицы. На выходе элемента И 43 будет также сигнал логической единицы. Этот сигнал с выхода блока 6 выбора направления передачи информации (фиг.3) поступает на управляющий вход. блока элементов

И 17 и разрешает тем самлм при поступлении импульса с выхода распределителя 12 прохождение операционной части (кода операции) с вь хода поля 8.2 буферного регистра 8 на выход

26 для последующей записи, например в буферный запоминающий б,чок для дальнейшей обработки данньх ПЭ.

Кроме того, управляющий сигнал с выхода блока выбора направления передачи информации 6 поступает на уп-. равляющий вход синхронизации триггера 21 поворота. На вход.я элемента И 18 с нулевых выходов поля 8.3 буферного регистра 8 поступает код сигнатуры. Отсутствие QI!HQKH в прохождении команды обмена в матр. це

ПЭ системы. будет при S =- (00...0), в противном случае маршрут прохождения сообщения будет отличным от запланированного. При нулевой сигнатуре S = (00... О) на выходе элемента И 18 будет сигнал логической единицы, идентифицирующий правильность прохождения команды обмена, а следовательно, и правильность принадлежности поступившего на обслуживание запроса. Этот сигнал поступает на инверсный S-вход триггера 21 контроля и не изменяет его состояния, При 8 Ф (00...0) сигнал логического нуля с выхода элемента И 18 (фиг,1). установит триггер 21 контроля в единичное состояние. На прямом выходе триггера 21 контроля будет сигнал логической единицы, поступающий на выход 30 устройства.

После обслуживания поступивших на обработку в блоки памяти 1-3 сообщений (фиг.1,2) на выходе элемен тов НЕ 39 будет сигнал логического .нуля. Этот сигнал на выходе элемента ИЛИ 22 образует сигнал логического нуля, который поступает на инверсный вход элемента И 19 и разрешает тем самым при выдаче последней команды обмена на соседний ПЭ или данному ПЭ импульсом с выходя распреде. лителя 12 обнуление триггера 15 управления. На этом анализ и контроль, 13

157 поступивших команд обмена завершается.

Пусть имеется матрица процессорных элементов (ПЭ) системы размерно сти И = (Зх3 7 (фиг,9). Пусть необходимо передать команду .обмена от

ПЭ с номером (3 ° 1) к ПЭ с номером (1.3). 8 этом случае из блока памяти сигнатур будет сосчитан контрольный код S = 011001 (фиг.10а) . При правильном прохождении информации оставшаяся сигнатура Б = Я „ = 000000 (фиг. 10б) . Допустим, что при поступлении информации в ПЭ с номером (2.2) (фиг.9) адресная часть будет изменена (001011) - (010011). В этом случае произойдет изменение прохождения информации и сообщение будет передано на ПЭ с номером (2,3) вместо ПЭ с номером (1,3). Без реализации средств контроля прохождения сообщение будет принято к исполнению и в .системе произойдет искажение обрабатываемой информации.

В предлагаемом устройстве оставшаяся сигнатура $ = S н 4 (00. ° . 0 ) =

001001 и будет сформирован признак неверного прохождения информации. По данному признаку возможно обрашение, например, к диагностической процедуре, формула изобретения

Устройство для обмена информацией в мультипроцессорной вычислительной системе,содержащее три блока памяти сообщений, мультиплексор, буферный регистр, блок памяти константы, счетчик, дешифратор, демультиплексор выдачи, блок выбора направления. передачи информации, блок элементов И, распределитель импульсов, коммутатор, демультиплексор синхронизации, триггер контроля, триггер управления, три элемента И и элемент ИЛИ, причем информационные входы первого, второго и третьего блоков памяти сообщений является первым, вторым и третьим информационными входами устройства соответственно, первые управляющие входы первого, второго и третьего блоков памяти сообщений являются первым, вторым и третьим управляющими входами устройства соответственно, вторые управляющие входы первого, второго и третьего блоков памяти сообщений соединены с первым выходом распредели1594 14

55 теля импульсов, третьи управляющие входы первого, второго и третьего блоков памяти сообщений соединены с первым, вторым и третьим выходами дешифратора соответственно, информационные выходы первого, второго и третьего блоков памяти сообщений соединены с первым, вторым и третьим информационными входами мультиплексора соответственно, управляющие вы ходы первого, второго и третьего блоков памяти сообщений соединены с первым, вторым и третьим входами элемента ИЛИ соответственно, выход эле- . мента ИПИ соединен с входом установки единицы триггера управления и инверсным входом первого элемента И, выход которого подключен к входу установки поля триггера управления, выход которого соединен с входом распределителя импульсов, второй выход которого соединен с управляющим входом буферного регистра, информационный вход которого подключен к выходу мультиплексора, третий выход распределителя импульсов соединен с прямым входом первого элемента И и информационным входом демультиплексора синхронизации, четвертый выход распределителя импульсов соединен .со счетHbIM входом счетчика,вью од которого соединен с управляющим входои муль-. типлексора и входом дешифратора,первый выход которого соединен с управляющим входом коммутатора и с первым входом второго элемента И, второй вход которого соединен с пятым выходом распределителя импульсов и управляющим входом блока памяти константы, выход которого подключен к первому входу блока выбора направления передачи информации, первый выход которого является первым управляющим выходом устройства и соединен с первым входом блока элементов И, управляющим входом триггера контроля и первым управляющим входом демультиплексора синхронизации, второй управляющий вход которого соединен с вторым выходом блока выбора направления передачи информации и управляющим входом демультиплексора выдачи, первый и второй выходы которого являются первым и вторым информационными выходами устройства соответственно, выход блока элементов И является третьим информационным выходом устройства, первый, второй и третий выходы демультиплексора синхронизации

Направлениее

Код направления (фиг.8) Соотношение кодов передачи по горизонтали

20 по вертикали

000 (1)

000(1)

000(1)

000(1)

000(1)

000 (1)

001 (2)

001(2) Вверх

Вверх

Вверх

Вверх

Вверх

Вверх

Вправо

Вправо

Свой ПЭ

А>С А ) С

А>с

А(С.

25A(С

А C С

А=,С

А=С

А=С

B D

В C D

В = D

В ) D

В (D

B=D

Б ) D .В < D

В = D

15 являются первым, вторым и третьим управляющими выходами устройства соответственно, первый и второй инфорМационные входы демультиплексора вы.1цачи соединены с первым и вторым ! ыходами буферного регистра соот-! етственно, третий информационный ход демультиплексора выдачи соедиен с выходом коммутатора, первый и торой выходы .буферного регистра оединены с вторым входом блока выбора направления передачи информаи и вторым .входом блока элементов соответственно, третий выход буернаго .регистра соединен с входами третьего элемента И, выход которо го подключен к информационному входу триггера контроля, .выход которого вляется вторым управляющим выходом стройства, о т л и ч а ю щ е е с я тем, что, с целью повышения досто1 ерности передаваемой транзитной ин«формации при одновременном сохране;нии числа внешних связей, устройст во содержит блок памяти сигнатур и сумматор по модулю два, причем выход второго элемента И.соединен с управляющим входом блока памяти сигнатур, адресный вход которого соеди71594 16 нен с первым выходом буферного регистра, выход блока памяти сигнатур соединен с первым входом коммутатора, второй вход которого соединен с выходом сумматора по модулю два, первый вход которого соединен с выходом блока памяти константы, первый выход блока выбора направления

10 "передачи информации и третий выход буферного регистра соединены с вторым и третьим входами сумматора по модулю два соответственно.

Фиг. 2

1571594

1571594

° ф ф р фф фц ф ф у Ь ф и Ь ) 1 с Фф

15 71 594

I II

1571594

s-ооа ооо Q+ oro oo r Q+) ооо оооО+ oor аа О+

Q+ooooorQ+oororoОQ+ +аоо оа Я ао он= аиро<

s;-orroor О+ооооооО+ orooorQ+ooo ооо О+

Q+ooroor(+) ooo oor Q+ oor oroQ+ ooo оо (О+ оа (о н=ооо аоа

s„=orroor9oooooo0+ orooor0+ooooor 0+

О+оюооюо0+ooooor О+о оон-oor oor +oooooo

Составитель П.Поливода

Редактор И.Сегляник Техред M,Õîäaíè÷ Корректор В.Гирняк

Заказ 1513 Тираж 5б4 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101