Одноразрядный десятичный сумматор в коде "5421

 

Изобретение относится к цифровой вычислительной технике. Целью изобретения является повышение быстродействия десятичного сумматора. Десятичный сумматор содержит трехразрядный двоичный сумматор 1, корректирующий трехразрядный двоичный сумматор 2, блок 21 формирования сигнала переноса (на элементах И-НЕ 4-12,20), блок 22 формирования сигнала коррекции (на элементах И-НЕ 13-15,19), сумматор 3 по модулю два, элемент И-НЕ 16, элементы НЕ 17, 18. Десятичный сумматор оперирует с цифрами, представленными в коде "5421". 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 11 А3 (51)5 G 06 I" 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

8g с дг 1я Р с

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ П(НТ СССР

1 (21) 4360293/24-24 (22) 08. 01.88 (46) 30.06,90, Бюп. В 24 (72) А.И.Тимошкин (53) 681.325(088.8) (56) Карцев М.А. Арифметика цифровых машин; - М.: Наука, 1969, с.195.

Ричардс P.Ê. Арифметические операции на ЦВМ, N.: ИИЛ, 1957, с.236. рис. 8-6. (54) ОДНОРАЗРЯДНЫЙ ДЕСЯТИЧНЫЙ СУММАТОР

В КОДЕ "5421" (57) Иэобретение относится к цифровой

2, вычислительной технике, Целью изобре тения является повьппение быстродействия десятичного сумматора. Десятичный сумматор содержит трехраэрядный двоичный сумматор 1, корректирующий трехраэрядный двоичный сумматор 2, блок 21 формирования сигнала переноса (на элементах И-НЕ 4-12,20), блок 22 формирования. сигнала коррекции (на элементах И-НЕ 13-15, 19) сумматор 3 по модулю два, элемент И- НЕ 16, элементы НЕ )7, 18. Десятичный сумматор оперирует с цифрами, представленными в коде "5421", 1 ил.

1575171

Изобретение относится к цифровой вычислительной технике, Цель изобретения — повьппвние быстр действия десятичного сумматора.

На чертеже изображена функциональная схема одноразрядного десятичного сумматора в коде "5421", Одноразрядный десятичный сумматор в коде "5421" содержит трехразрядн и двоичный сумматор 1, корректирую1 щей трехразрядный двоичный сумматор

2l сумматор 3 по модулю два, элементы И-НЕ 4-16, элементы НЕ 17 и 18„ элементы И-НЕ 19 и 20, Элементы И-НЕ

4-12, 20 образуют блок 21 формирования сигнала переноса, а элементы И-HF, !

13-15, 19 образуют блок ? 2 формированиякя сигнала коррекции.

Сумматор в коде "5421" работает следующим образом,, .Три младших разряда слагаемых (b> с э, Ь, с, b „, с,) поступают на соответствующие входы сумматора 1, а старшие разряды слагаемых Ь и с поступают на входы сумматора 3 по модулю два, Сложение трех младших разрядов слагаемых происходит по правилам двоичной арифметики, Если на выходе суммы сумматора 1 образуются числа 5(101) >О

6(110)„ 7(111) либо возникает сигнал переноса в четвертый разряд (число 8),. то срабатывает блок 22. Коррекция результата происходит также в случае., Когда сумма трех младших разрядов равна 4(100) и есть сигнал входного пе1)еноса (е), Коррекция заключается в добавлении к значению суммы трех младших разрядов числа 3(011), Сигнал выходного переноса (Е) образуется, если оба старших разряда слагаемых Ь и с4 равны логической единице либо если один из них равен логической единице и сумма трех младших разрядов лагаемых больше пяти, или равна. четырем и имеется сигнал входного переноса (е)„ Откорректированное десятичное число (Ь, Ь>, Ь, Ъ ) счимаетя с выходов сумматора.

Формула изобретения

5О

- Одноразрядный десятичный сумма.тор в коде "5421"„содержащий трехразрядный двоичный сумматор, корректирующий трехразрядный двоичный сумматор, блок 55 формирования сигнала переноса, блок формирования сигнала коррекции и сумматор по модулю два, причем выходы разрядов трехразрядного двоичного сумматора соединены с первыми входами соотвеT ствующих разрядов корректирующего трехразрядного двоичного сумматора, выходы разрядов которого соединены с выходами разрядов десятичного сумматора с первого по третий, выход четвертого разряда которого соединен с выходом сумматора по модулю два, первый, второй и третий входы блока формирования сигнала коррекции соединены с выходами соответственно первого-, второго и третьего разрядов трехразрядного двоичного сумматора, а выход годключен к вторым входам первого и второго разрядов корректирующего треХраЗ— рядного двоичного сумматора, входу первых, вторых и третьих разрядов первого и второго операндов десятичного сумматора соединены соответственно с первыми и вторыми входами соответствующих разрядов трехразрядного двоичного сумматора, входы четвер- тых разрядов первого и второго операндов десятичного сумматора соединены с первым и вторым входами сумматора по модулю два и с первым и вторым входами блока формирования сигнала и= реноса, выход которого соединен с выходом переноса десятичного сумматора, отличающийся тем, что„ с целью повьппения быстродейстт- ия, десятичный сумматор содержит два элемента НЕ и элемент И-HЕ, выход которого подключен к третьему входу сумматора по модулю два, а входы — к выходам первого и второго элементов

НЕ, входы которых соединены с выходами переноса трехразрядного двоичного сумматораи корректирующего трехразрядного двоичного сумматора, входы блока формирования сигнала переноса с третьего по шестой соединены с выходами соответственно первого, второго, третьего разрядов и переноса трехразрядного двоичного сумматора, четвертый вход блока формирования сигнала коррекции соединен с выходом гервого элемента НЕ, вход переноса десятичного сумматора соедкнен с седьмым входом блока формирования сигнала переноса, с пятым входом блока формиро вания сигнала коррекции и с входом переноса корректирующего трехразрядного двоичного сумматора, при этом блок формирования сигнала коррекции содержит четыре элемента И-НЕ, входы первого из которых соединены с вторым и третьим входами блока входы второго—

) Составитель В.Березкин

Редактор Н.Киштулинец Техред Л.Сердюкова Корректор О,Ципле

Тираж 563

Заказ 1785

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

11303,5, Москва, Ж-35, Раушекая наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина,101

5 15751 с первым и третьим входами блока, входы третьего — с третьим и пятым входами блока, входы четвертого — с выходами первого, второго и третьего элементов И-НЕ и четвертым входом этого блока, а выход — с выходом этого блока, блок формирования сигнала переноса соДержит десять элементов И-HE входы первого иэ которых соединены с первым и шестым входами блока, входы второго — с вторым и шестым входами блока, входы третьего - с первым и вторым входами блока, входы чет71 вертого — с вторым, четвертым и пятым входами блока, входы пятогос вторым, третьим и пятым входами блока, входы шестого — с первым, четвертым и пятым входами блока,.входы седьмого — с первым, третьим и пятым входами блока, входы восьмого — с первым, пятым и седьмым входами блока, входы девятого — с вторым, пятым и седьмым входами блока, входы десятогос выходами элементов И-НЕ с первого по девятый этого блока, а выход — с выходом этого блока,