Аналого-цифровой нелинейный процессор

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в гибридных вычислительных системах для выполнения функциональных преобразований. Цель изобретения - повышение точности за счет аппроксимации функций кубическими сплайнами. Поставленная цель достигается тем, что процессор содержит генератор 1 импульсов, реверсивный счетчик 2 адреса, блок 3 памяти узловых значений аргумента, первый и второй регистры 4 и 5, блок 6 памяти коэффициентов сплайна, мультиплексор 7, триггер 8, блок 9 выборки-хранения, первый и второй компараторы 10 и 11, первый и второй элементы ИЛИ 12 и 13, с первого по четвертый элементы И 14-17, с первого по седьмой цифроаналоговый преобразователи 18-24, с первого по третий суммирующие усилители 25-27, с первого по четвертый аналоговые перемножители 28-31. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)5 G 06 F 15/353

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4465716/24-24 (22) 04.05.88 (46) 30.06.90. Бюл. Р 24, (71) Отдел энергетической кибернетики АН МССР (72) А,С.Трахтенберг, Л.А.Мироновский и И.Я,Шор (53) 68).325(088.8) (56) Авторское свидетельство СССР

)1- )205)53, кл. С 06 F 15/353, !986.

Авторское свидетельство СССР

У 1462369, кл. G 06 F 13/353, 1987. (54) АНАЛОГО-ЦИФРОВОЙ НЕЛИНЕЙНЫЙ ПРО. . IECC0P (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в гибридных вычислительных системах для выполнения функциональных преобразований. Цель

„„SU„„1575194 А 1

2 изобретения — повышение точности за счет аппроксимации функций кубическими сплайнами. Поставленная цель достигается тем, что процессор содержит генератор 1 импульсов, реверсивный счетчик 2 адреса, блок 3 памяти узловых значений аргумента, первый и второй регистры 4 и 5, блок 6 памяти коэффициентов сплайна, мультиплексор 7, триггер 8,блок 9 выборкихранения, первый и второй компараторы 10 и 11, первый и второй элементы ИЛИ 12 и 13, с первого по четвертый элементы И )4-17, с первого по седьмой цифроаналоговые преобразователи 18-24, с первого по третий суммирующие усилители 25-27, с перво- Е го по четвертый аналогичные перемножители 28-31. 1 ил.

1575194

Изобретение относится к автоматике и вычислительной технике и может бь1ть использовано в гибридных вычисл)1тельных системах для выполнения функциональных преобразований.

Цель изобретения — увеличение точности за счет аппроксимации функций кубическими сплайнами.

На чертеже изображена схема предлагаемого аналого-цифрового нелинейн го процессора.

Процессор содержит генератор 1 имп льсов, реверсивный счетчик 2 адрес, блок 3 памяти узловых значений а1))гумента, первый и второй регистрм 4 и 5, блок 6 памяти коэффициентФв сплайна, мультиплексор 7, тригr() .p 8, блок 9 выборки-хранения, пер| вь)й и второй компараторы 10 и ll, пфрвый и второй элементы ИЛИ 12 и 13, с первого по четвертый элементы (Hl l4-17, с первого по седьмой цифроаналоговые преобразователи 18-24, с первого по третий суммирующие усили- 25 тели 25-27, с первого по четвертый аналоговые перемножители 28-31 °

Аналого-цифровой нелинейный проЦессор осуществляет аппроксимацию (1)ункциональных зависимостей на основе кубических сплайнов, описываемых

Йа основе скобок Горнера следующим выражением:

У(к) -;э (G(x — x,) — G(x „>j „

11

)-1 1 (ао + х(а 1 + х(ад) + ха„)) j

ГДе х (х х111)

1, если х х 1

На каждом участке х, «с х х выбирая соответствующие коэффицйенты

1 ° ° a а,а,а, можно вычислить о1 (1 ° 2.1 мноrо член

$ (х) а„+ х(а „ + х(а + ха )). (2)

Выбор коэффициентов осуществляется на основании условия

tn хца(яа) = К j(G (x > -G(x -x )), (3) или

1, если х„а х(х

2, если х,@ хсх

Ind(S> )

j если х, х.х

m, если х хах

M-)—

Процессор работает следующим образом.

Перед началом работы в блоки 3 и 6 памяти заносятся рассчитанные предварительно коды узловых значений аргумента х и коэффициенты fa,а„ а,аз сплайна соответственно,причем в нулевую ячейку блока 6 занесены нулевые коэффициенты.

В исходном состоянии реверсивный счетчик 2, регистры 4 и 5, а также триггер 8 установлены в нуль. Нулевое значение на.выходе триггера 8 подключает к адресным входам блока 6 памяти и входам цифроаналогового преобразователя 20 выходы счетчика 2, а единичное — выходы регистра 4.

По нулевому коду счетчика 2 из блоков 3 и 6 памяти извлечены коды х и нулевые коэффициенты. При этом компараторы 10 и 11 установятся в единичное состояние, по которому триггер 8 переводится в единичное состояние, блок 9 переводится в режим хранения, а на выходе элемента И 14 формируется.импульс с генератора l. По переднему фронту импульса через элемент ИЛИ 12 в регистр 5 заносится код х, а в регистр 4 — нулевой код счетчика 2. По заднему фронту импульса с генератора 1 счетчик 2 установится в следующее состояние и из блоков 3 и 6 памяти извлекутся коды х, и кцэ4Фициеиты (аэ,,а „,ат,аэ,) ..

При этом компаратор 10 установится в нулевое состояние, а компаратор 11 останется в единичном состоянии.

В результате этого выход генератора 1 будет заблокирован, а блок 9 перейдет в режим слежения.

При поступлении аргумента х, лежащего в пределах участка х) (х i x

1 1 процессор осуществляет воспроизведение функциональной зависимости в соответствии с выражением (1),причем значение кода счетчика 2, поступающее на адресные входы блока 6 и цифровые входы цифроаналогового преобразователя 24,соответствует Ind(S„) для. данного участка аппроксимации в соответствии с условием (3). В момент достижения аргументом х значе1 ния первой узловой точки х1 блок 9 перейдет в режим хранения, на время переходных процессов, возникающих при смене кодов на выходах блоков 3 и 6. На выходе элемента И 14 сформируется передний фронт импульса с вы.

5 15 хода генератора 1, по которому в ре-гистр 5 запишется код х, а в регистр 4 — код счетчика 2. По заднему фронту этого импульса счетчик 2 перейдет в следующее состояние и из блоков 3 и 6 памяти извлекутся кокоэффициенты I 02 12 22 а, а компаратор 10 ойять установится в нулевое состояние. Таким образом, выход генератора 1 на счетчик 2 будет заблокирован, блок 9 перейдет в режим слежения и начнется интерполяция функции на втором участке аппроксимации.

В случае убывания аргумента х и

1 достижения им кода узловой точки аргумента х оба компаратора 10 и 11 установятся в нулевое состояние. При

-этом блок 9 перейдет в режим хранения, а триггер 8 — в нулевое состояние. По переднему фронту импульса с генератора 1 через элемент И 15 в регистр 5 запишется код х, а в регистр 4 — код счетчика 2. По задне. му фронту импульса из кода счетчика

2 вычтется единица и из блока 3 извлечется код х <.

В соответствии с кодами блока 3 памяти х, H регистра 5 х компара/ торы 10 и 11 останутся в нулевом состоянии. По следующему импульсу с гене ратора 1 в регистры 4 и 5 занесутся коды х„ и счетчика 2, затем.из кода счетчика 2. вычитается единица и компараторы 10 и 11 установятся соответственно в единичное и нулевое состояние, блокируя при этом выход генератора 1 на счетный вход счетчика 2 В связи с тем„ что триггер 8 установлен в нулевое состояние, муль.— типлексор 7 подключен к входам блока 6 памяти и цифроаналогового преобразователя 20 счетчик 2 и установятся коэффициеиты а„, а „, а,,à J и индекс Ind(S„), соответствующие первому участку аппроксимации. Блок 9 перейдет в режим слежения и воспроизведения функции в соответствии с первым. участком аппроксимации.

На остальных участках аппроксимации аналого-цифровой нелинейный процессор работает аналогично.

Таким образом, процессор, реализующий аппроксимацию функций кубически" ми сплайнами, обеспечивает реализацию с высокой точностью класса функций, в частности степенных, тригонометрических, логарифмических, гиперболических и других.

75194 6

Формула изобретения

Аналого-цифровой нелинейный процессор, содержащий генератор импульсов, реверсивный счетчик адреса, блок памяти узловых значений аргумента, первый и второй регистры, мультиплексор, триггер, первый и второй компаратоpb> блок выборки-хранения, с первого

10 по четвертый элементы И, первый и второй элементы ИЛИ, первый и второй цифроаналоговые преобразователи, причем выход генератора импульсов подключен к первым входам первого и второго эле15 ментов И, выход первого элемента И подключен к суммирующему входу реверсивного счетчика адреса и к первому входу первого элемента ИЛИ, выход которого подключен к входам записи20 считывания первого и второго регистров, выходы реверсивного счетчика адреса подключены к адресным входам блока памяти узловых значений аргумента, к информационным входам первого регистра и к информационным входам первой группы мультиплексора, информационные входы второй группы которого подключены соответственно к выходам первого регистра, выход второго элемента И подключен к вычитающему входу

30 реверсивного счетчика адреса и к второму входу первого элемента ИЛИ, вход аргумента аналого-цифрового нелинейного процессора подключен .к первым входам первого и второго компара35 торов, прямые выходы которых подключены соответственно к первому и второму входам третьего элемента И, выход которого подключен к второму входу первого элемента И, к первому входу второго элемента ИЛИ и к входу ус-. тановки в "1 триггера, выход которого подключен к управляющему. входу мультиплексора, инверсные выходы первого и второго компараторов под45 ключены соответственно к первому и второму входам четвертого элемента И, выход которого подключен к второму входу второго элемента И, к входу установки в "0" триггера и к

50 второму входу второго элемента ИЛИ, выход которого подключен к управляющему входу блока выборки. хранения, выходы блока памяти узловых значений аргумента подключены к информационным входам второго регистра и к входам первого цифроана- логового преобразователя, выход которого подключен к второму входу первого компаратора, выходы второго ре7 1575194 8

Составитель В.Смирнов.

Техрер М.Ходанич Корректор Т.Малец

Редактор Ю.Середа

Заказ 1786

Тираж 569

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óærîðîä, ул. Гагарина, 101 гистра подключены к входам второго цифроаналогового преобразователя, выход которого подключен к второму входу второго компаратора, о т л и ч а—

5 ю шийся тем, что, с целью увеличения точности за счет аппроксимации функций кубическими сплайнами, он содержит блок памяти коэффициентоВ сплайна, с третьего по седьмой цифроаналоговые преобразователи, с первого по третий суммирующие усилитеДи и четыре аналоговых перемножи1 те я, причем выходы мультиплексора подключены к входам третьего цифроаналогового преобразователя и к адресныМ входам блока памяти коэффициентоВ сплайна, выходы групп с первоч по; четвертую которого подключены соответственно к входам цифроаналоговых преобразователей с четвертого по се ьмой, выходы которых подключены соответственно к первым входам первого,аналогового перемножителя, первого суМмирующего усилителя, второго сум- 25 мирующего усилителя и третьего суммирующего усилителя, выход первого аналогового перемножителя подключен к второму входу первого суммирующего усилителя, выход которого подключен к первому входу второго аналогового перемножителя, выход которого подключен к второму входу второго суммирующего усилителя, выход которого подключен к первому входу третьего аналогового перемножителя, выход которого подключен к второму входу третьего суммирующего усилителя, выход которого подключен к первому входу четвертого аналогового пермножителя, выход которого подключен к выходу аналого-цифрового нелинейного процессора, вход. аргумента которого подключен к информационному входу блока выборки-хранения, выход которого подключен к вторым входам первого, второго и третьего аналоговых перемножителей, выход третьего цифроаналогового преобразователя подключен к второму входу четвертого аналогового перемножителя.