Кодирующее устройство

 

Изобретение относится к автоматике, вычислительной технике и технике связи. Его использование в цифровых (например, волоконно-оптических) системах передачи позволяет повысить быстродействие и упростить кодирующее устройство. Последнее содержит преобразователь 1 последовательного кода в параллельный, делитель 2 частоты, мультиплексор 3, формирователь 4 адресов, триггер 5 и формирователь 6 тактовых импульсов. Положительный эффект достигается при кодировании кодом МВ1С за счет отказа от ПЗУ, необходимого для преобразования алфавитных кодов. 5 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИК

РЕС 1УЕ71ИК

„ЛО„„ ll 58763 (51) Н 03 М 5/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4385997/24-24 (22) 29. 02.88 (46) 23.08.90,Бюл. В 31 (72) В.В.Кацман, С,А.Юшка и А.А.Каяцкас (53) 621.394, 14:681.325 (088.8) (56) 1 .IEEE Transactions on Communications, 1984, v,ÑÎÈ-32, Ф 2, р.164, fig„3, 2. Авторское свидетельство СССР

Р 1510093, кл. Н 03 М 5/14, 1987.

1 (54) КОДИРУЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к автома2 тике, вычислительной технике и технике связи. Его .использование в цифровых например, волоконно-оптических) системах передачи позволяет повысить быстродействие и упростить кодирующее устройство. Последнее содержит преобразователь 1 последовательйого кода в параллельный, делитель 2 частоты, мультиплексор 3, формирователь 4 адресов, триггер 5 и формирователь 6 тактовых импульсов. Положительный эффект достигается при кодировании кодом шВ1С за счет отказа от ПЗУ, необходимого для преобразования алфавитных кодов. 5 ил., 1 табл.

1587638

Изобре гение относится к автомати е, вычислительной технике и технике связи и может быть .использовано в цифровых системах передачи (например, волоконно-оптических).

Цель изобретения — повышение быстродействия и упрощение устройства.

На фиг.1 приведена функциональная схема кодирующего .устройства; на. 10 фиг.2-4 — примеры выполнения соотетственно, делителя частоты, формироателя адресов и формирователя таковых импульсов; на фиг.5 — временые диаграммы работы. 15

Кодирующее устройство содержит йреобразователь 1 последовательного кода в параллельный, делитель 2 частоты, мультиплексор 3, формирователь

4 адресов, триггер 5, формирователь 20 тактовых импульсов, информационный и тактовый входы 7 и 8 и информационйый и тактовый выходы 9 и 10.

Преобразователь 1 последовательноГо кода в параллельный представляет 25 собой (п +1)-разрядный регистр (m— разрядность входного кодового слова), Информационные входы первых m разрядов .которого объединены, а информм,ационный вход последнего разряда под-3О ключен к инверсному выходу предыдуще-! го разряда в соответствии с алгорит-! мом формирования кода шВ1С 1 ).

Рассмотрим пример выполнения устройства для случая m = 5. 35

Делитель 2 частоты может представлять счетчик импульсов (фиг.2), выполненный на триггерах 11 и имеющий коэффициент пересчета 5, На фиг.2

Обозначены выходы 12 делителя 2. Фор- 40 мирователь 4 адресов может быть выпол нен (фиг.3) на триггерах 13 с соответствующим тактированием, На фиг.3 обозначены выходы 14 этого формирователя, 45

Формирователь 6 тактовых импульсов содержит (фиг.4) первый и второй выделители 15 и 16 переднего фронта, триггер 17, интегратор 18, усилитель

19. постоянного тока, управляемый ге- 50 нератор 20 импульсов, установочный вход 21 и вход 22 обнуления.

Частота повторения импульсов на в+1 выходе генератора 20 в — — — раз 55 вышее, чем частота повторения импульсов на входе 8 (в 1,2 раза для m=5).

Кодирующее устройство работает следующим образом.

Информационные сигналы (фиг.5а) поступают на информационный вход преобразователя 1. На тактовый вход 8 поступают тактовые импульсы с частотой f. При этом на выходах делителя 2 формируется многофазный сигнал на частоте f/5 со сдвигом f, Это позволяет производить перезапись информационных сигналов в преобразователь 1 на низких частотах. Тактовые сигналы с частотой f представлены на фиг.5б, там же для наглядности представлены фаэовые сдвиги 01, Ql, Д), Q4

®, соответствующие появлению фронта сигнала на соответствующем выходе делителя 2. На первом — пятом выходах преобразователя 1 будут сигналы, приведенные на фиг.5в — ж. Инверсный сигнал .на выходе пятого разряда преобразователя 1 (фиг.5з) перепишется сигналом фазы Я на выход шестого разряда греобразователя 1 (фиг.5и ).

Тактовые сигналы с частотой 1,2 f с выхода формирователя 6 тактовых импульсов (фиг.5к) поступают на вход формирователя .4, выходные сигналы которого (на выходах 14,1-14.3,фиг.3) показаны на фиг.5л — н. При этом на выходах формирователя 4 последовательно.по тактам..устанавливаются коды 010, 110, 011, 111, 001, 101, 010..., что соответствует последовательности натуральных чисел 2,3,6,7, 4,5,2... Эта последовательно.ть опре- деляет порядок подключения выходов преобразователя 1 к информационным входам мультиплексора 3 (см.таблицу).

Номер разряда преобразователя 1 1 2 3 4 5 6

Индекс входа мультиплексора 3 2 3 6 7 4 5 ., Номера входов мультиплексора 3 показаны отрезками и нумерацией на фиг.5в — и. Сигнал на выходе мультиплексора 3 (фиг.5o ) запоминается на один такт частоты 1,2f в триггере 5 и поступает на выход 9 (фиг.5п).

Для кода 581С входы 21 и 22 формирователя 6 подключены к третьим выходам делителя 2 и формирователя 4.

При этом выделители 15 и 16 формируют короткие импульсы, которые устанавливают триггер 17 соответственно в

5 l5 единичное и нулевое состояния. Выходной сигнал триггера 17 интегри" руется, усиливается (элементы 18 и 19 и подается на генератор 20 для под- стройки частоты генерируемых импульсов, т.е. в формирователе 6 осуществляется фазовая автоподстройка частоты

li2f.

Как видно из временных диаграмм, имеется достаточно большой запас по изменению фазы сигнала с частотой

1,2f по отношению к фазе сигнала с частотой f (более периода), что приводит как к повышению быстродействия, так и к повышению достоверности работы декодирующего устройства (на приемной стороне. системы передачи), Таким образом, вследствие исключения ПЗУ, необходимого для преобразования алфавитных кодов, обеспечивается упрощение устройства и повышение его быстродействия.

Формула и з о б р е т е н и я

Кодирующее устройство, содержащее делитель частоты, первый — m-й выходы которого (m — разрядность входного кодового слова ) соединены с тактовыми входами соответственно первого — m-го разрядов преобразователя последовательного кода в параллель3 ный, информационные входь1 первого—

87638

m-.го разрядов которого объединены и являются. информационным входом устройства, формирователь тактовых импульсов, выход которого подключен к входу формирователя appecoai вы- ходы которого соединены с адресными входами мультиплексора, и триггер, выход которого является информационным выходом устройства, о т л ич а ю щ е, е с я тем, что, с целью повышения быстродействия и упрощения устройства 1,инверсный выход т-го разряда преобразователя последователь15 ного кода в параллельный соединен с информационным входом его (m+1)-го разряда, тактовый вход которого подключен к первому выходу делителя час- тоты, вход которого является тактовым входом устройства, прямые выходы первого — (m+1)-ro разрядов преобразователя последовательного кода в параллельный соединены с соответствующими информационными входами мультиплексора, выход которого соединен с информационным входом трйггера, тактовый вход которого подключен к выходу формирователя тактовых импульсов, являющемуся тактовым выходом устройЗО ства, установочный вход и вход обнуления формирователя тактовых импульсов подключены к соответствующим выходам соответственно формирователя адресов и делителя частоты.

1587638 фиг. У

1587638

t 1 1

Корректор М,Кучерявая .

Редактор С.Пекарь

° е е

Заказ 2427 Тираж 658 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Рауаская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Составитель О. Ревинский

Техред Л,Сердюкова