Преобразователь кода

 

СОЮЗ СОВЕТСКИХ

СОЦИАПИСТИЧЕСКИХ

Республик (я)5 Н 03 M 5/14

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Од/

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4768489/24 (22) 11.12.89 (46) ЗО.Î1.92, Бал. М 4 (71) Конструкторское бюро "Проект" (72) B.H, Деев (53) 621.394.67(088.8) (56) Цифровое телевидение./Под ред.

М.И.Кривошеева, М.: Связь. 1980, с. 66-68;

Авторское свидетельство СССР

t4 1434546, кл. H 03 М 5/14, 1987.

«ДЦ«» 1709534 А1 (54) ПРЕОБРАЗОВАТЕЛЬ КОДА (57) Изобретение относится к импульсной технике, электросвязи и может использоваться в кодерах цифровых систем передачи информации. Устройство осуществляет преобразование двоичного кода "беэ возврата к нулю" в коды НДВ-п, АМ1, СНДВ-п, что расаиряет его область применения, Преобразователь содержит регистр, буферный элемент 2, элемент НЕ 3 и триггеры

4-8. 2 ил.

1709534

Изобретение относится к импульсной технике и может быть использовано для преобразования информации в кодерах цифровых систем кабельной и волоконно- оптической связи.

Известен кодовый преобразователь для преобразования исходной кодовой последовательности "0000" в последовательность

"0001" в кодерах СНДВ-и сигналов, содержащий регистр сдвига и элемент ИЛИ вЂ” НЕ, входы которого подключены к и-выходам регистра сдвига и информационному входу, линию задержки и формирователь короткого импульса, входы которых объединены и подключены к тактовому входу устройства, а выходы соответственно к тактовому входу регистра сдвига и и — 2 входу элемента ИЛИНЕ, выход которого подсоединен к единичному входу первого разряда регистра сдвига, Известное устройство имеет ограниченные функциональные возможности, а именно Отсутствует возможность полного преобразования в СНДВ-и или НДВ-и сигнал, устройство формирует только вставки

Ч-типа, а также недостаточно технологично ввиду наличия подбираемой линии задержки.

Наиболее близким техническим решением к предлагаемому является кодовый преобразовател, содержащий регистр сдвига, и- l первых выходов которого подключены к входу управления "Запись— сдвиг" регистра сдвига, вход пеового разряда регистра сдвига подсоединен к источнику лог, "1", выходы остальных разрядов подключены к источнику лог, "0", тактовыл вход регистра сдвиг- является тактовым входом кодового преобразователя, а информационный вход регистра сдвига яв- 40 ляется информационным входом кодового преобразователя, выход и разряда регистра является выходом устройства.

Однако данный кодовый преобразователь имеет ограниченные функциональные возможности; он преобразует исходную кодовую последовательность "0000" в последовательности типа "ОООЧ" и не может производить полное преобразование исходной последовательности по алгоритму

СНДВ-3 или СНД — и кода.

Цель изобретения — расширение функциональных возможностей преобразователя 38 счет дополнительного формирования входных кодов НДВ-п, АМ1, СНДВ-п.

Для достижения поставленной цели в устройство, содержащее регистр сдвига, и-1 первых выходов которо о подключены к входу Управления регистра сдвига, тактовый вход (ТАКТ) соединен с тактовым входом преобразователя, информационный вход подключен к информационному входу устройства (ИНФОРМ), входы разрядов с второго по п-1 соединены между собой и подключены к шине нулевого потенциала, введены триггеры, элемент НЕ и буферный элемент, вход которого является входом выбора режима работы преобразователя, прямой выход буферного элемента соединен с входами первого и и+1 разрядов регистра. выход и-го разряда которого соединен с входом элемента HF, первый выход которого соединен с информационным входом первого триггера и первым тактовым входом второго триггера, информационный вход и выход которого обьединены и подключены к входу и-ого разряда регистра, инверсный выход буферного элемента соединен с установочным входом второго триггера, второй выход элемента НЕ объединен с выходом

2п-ого разряда регистра и подключен к первому тактовому входу третьего триггера, информационный вход и инверсный выход которого объединены и подключены к первому тактовому входу четвертого триггера, прямой выход третьего триггера соединен с первым тактовым входо пятого триггера, выход первого триггера соединен с информационными входами четвертого и пятого триггеров, TBKToBblA вход первого триггера объединен с вторыми тактовыми входами второго — пятого триггеров и подключен к тактовому входу преобразователя, выходы четвертого и пятого триггеров являются выходами преобразователя.

На фиг.1 приведена принципиальная схема преобразователя кода; на фиг.2— временные диаграммы его работы, для случая преобразования исходных последовательностей в код НДВ-3 (МЧПИ-З), Преобразователь хода содержит регистр 1 сдвига, триггеры НЕ 3, 2, 4, 5, 6 и 7, буферный элемент (БЗ) 8. Информационный вход (DL) регистра 1 подключен к информационному входу устройства (ИНФОРМ).

Тактовый вход (С) регистра сдвига 1 соединен с тактовым входом (ТАКТ) кодового преобразователя, тактовым входом (С) триггера 4 и вторыми тактовыми входами (С2) триггеров 2, 5, б и 7. Вход первого разряда (01) регистра сдвига 1 подключен к входу и+1 разряда (Оь) и прямому выходу буферного элемента 8, инверсный выход которого соединен с входом установки "1" триггера 6. Входы последующих п-1 разрядов (Ор, Оз) регистра 1 подключены к шине нулевого потенциала. Вход и-ого разряда (Од) регистра 1 соединен с инверсным выходом триггера 6 и его информационным (D) входом, Выходи с первого no n-1 разрядов

1709534

5 6 (1,2 и 3) регистра сдвига 1 соединены между либо в "единичном" — в противоположном собой и подключены к входууправления($) случае (см. фиг.2и, к). Расп е ел егист а с вига 1 вых р, р сд ига, выход и-ого разряда (4) пульсов выходной последовательности по которого подключен по входу элемента НЕ полярности производится счетным тригге3. Первый и второй выходы элемента HE 3 5 ром 7, на первый тактовый(С1) вход которос единены соответственносинформацион- го поступает сигнал, изображенный на ным (D)-входом триггера 4, первым ТВКТо- фиг.2с. Данный сигнал формируется на монвым входом(1) триггера 6 и выходам2п-ого тажном ИЛИ, объединяющем второй выход разряда (. ) регистра сдвига 1, первым так- элемента НЕ 3 и выход 2п-ого разряда регитовым входом (С1) триггера 7. Прямой и йн.- 10 стра 1 сдвига. Задержанный на четыре такта версный выходы триггера 7 соединены (см. фиг,2и, л, м, н) импульс подавляет в попарно с первыми тактовыми выходами инверсной- последовательности с второго (Ci) триггеров 2 и 5. Выход триггера 4 соеди- выхода элемента НЕ инверсную V-вставку, нен с информационными (D)-входами триг- что необходимо для исключения возможногерое 2, и 5, выходы триггеров 2 и 5 15 сти переключения счетного триггера 7 имявляются выходами кодового преобразова- пульсами V-вставок, при этом V-вставки теля. вставляются в ту же полярность, что и предвхо омв

Вход буферного элемента 8 соединен с шествовавший ему импульс. Сигна в до выборарежимаработы(КОД)преоб- ходов счетного триггера 7 (см. фиг,2п, ), n . игналы с выразователя кода. 20 управляют переключением триггеров 2 и 5. см. иг, и, р), Преобразователь кода работает следу- при этом следующие последовательно во ющим о разом. времени импульсы (см. фиг,2с) поочередно

На вход ТАКТ устройства поступает. по- пропускаются либо триггером 2, либо тригследовательность тактовых импульсов гером 5 на выходы преобразователя кода (фиг. а), а на вход ИНФОРМ вЂ” исходная 25 (см. фиг.2м, у). Триггер 4 выполняет функпоследовательность "единиц" и "нулей" цию элемента задержки rfоследовательно(см.фиг.2б). Алгоритм преобразования ис- сти со вставками на один такт (см. фиг.2с), ходной последовательности в код НДВ-п, что необходимо дл ко (Д -и) описан в известных устройствах. на один такт сигнала переключения триггеСимволы исходной последовательности по- 30 ром 7. следовательно продвигаются по регистру 1 Буферный элемент 8 служит для выбора (см. фиг.2в, r. д, е). При наличии в исходной режима работы преобразователя кода. При последовательности группы из трех нулей этом, если необходимо преобразование в подряд на выходах первых и-1 разрядов ре- код НДВ-3 (МЧПИ-З), то на входе буферного гистра, объединенных в монтажное ИЛИ, 35 элемента 8 устанавливают уровень логичеформируется сигнал совпадения нулей в ской 1, и преобразователь кода работает в первых и-1 разрядах, являющийся сигналом соответствии с изложенным алгоритмом. замещающей вставки(фиг.2ж). По этому сиг- При подаче на вход буферного элемента налу регистр 1 сдвига переводится в режим 8 уровня логического нуля на входы соотпараллельной записи, при этом записыва- 40 ветствующих разря ов егист а п р и и- разряды уровень лог, выхода буферного элемента 8 запрещается

"1" с прямого выхода буферного элемента 8, заполнение нулевых групп исходной послев последующие и-1 разряды — уровень логи- довательности импульсами Ч-вставок, а ческого нуля; в и-ый разряд — логический уровеньлог."1" свтороговыходабуферного уровень с инверсного выхода триггера.6. 45. элемента 8 запрещает переключение тригри этом на выходах регистра 1 формируют- гера 6, при этом исключается заполнение ся импульсные последовательности, пред- нулевых групп B-вставками, Таким образом, ставленные на фиг.2в-е. Как это следует из на выходах преобразователя кода формирудиаграммы(см.фиг.2) группы изследующих ются две импульсных последовательности подряд нулей в исходной последовательно-. 50 по алгоритму кода АМ1 (ЧПИ-3). Прерлагаести заполняются импульсами В- и Ч-вста- мыйпреобразовательдостаточноуниверсавок, причем V-вставка формируется при лен и может быть использован для наличии 3 или более нулей подряд на чет- . преобразования исходной последовательвертый нулевой символ, ности в код СНДВ-п, при этом необходимо

Триггер 6 подсчитывает импульсы, по- 55 лишь подать сигнал В-вставки на вход и-1 ступающие с первого выхода элемента НЕ 3 разряда регистра 1 сдвига, а вход и-ого аз(. ф г. з) и к моменту формирования ряда подключить к источнику лог. "0". и-ого развставки находится в "нулевом" состоянии, Техническая реализация предлагаемого если между двумя последовательными V- кодового преобразователя очевидна. Все вставками количество импульсов четное, устройство может быть выполнено на мик1709534 росхемах отечественной элементной базы.

Так, например, в качестве регистра сдвига могут быть применены два универсальных регистра сдвига 500 ИР141, соедийенных последовательно в 2 и-разрядный регистр сдвига, в качестве триггеров - синхронные

О-триггеры типа 500 ТМ131, в качестве элемента НЕ и буферного элемента микросхемы 100 ЛЕ211.

Предлагаемый преобразователь выгодно отличается от известного устройства многообразием выполняемых функций, технологичностью и является универсальным устройством для формирования известных кодов с чередующейся полярностью импульсов НДВ-и (МЧПИ-З), АМ1 (ЧПИ-З), СНДВ-п.

Выходные триггеры 2 и 5 являются ключевыми элементами и при необходимости преобразования сигналов в импульсный код могут быть заменены элементами ИЛИ-НЕ, (И-HE}.

Формула изобретения

Преобразователь кода, содержащий

2m-разрядный регистр, информационный и тактовый входы. которого являются соответственно информационным и тактовым входами преобразователя, входы второго— (m-1)-го разрядов регистра подключены к шине нулевого потенциала, выходы первого

- (m-1)-го разрядов регистра объединены и подключены к управляющему входу регистра, отличающийся тем, что, с целью расширения функциональных возможностей преобразователя путем дополнительного формирования выходных кодов НДВ-п, АМ1, СНДВ-п, в него введены триггеры, 5 элемент НЕ и буферный элемент, вход которого является входом выбора режима работы преобразователя, прямой выход буферного элемента соединен с входами первого и (т+1)-го разрядов регистра. выход

10 m-ro разряда которого соединен с входом элемента НЕ, первый выход которого соединен с информационным входом первого триггера и первым тактовым входом второго триггера, информационный вход и выход

15 которого объединены и подключены к входу

m-ro разряда регистра, инверсный выход буферного элемента соединен с установочным входом второго триггера, второй выход элемента Hf объединен с выходом 2m-го

20 разряда регистра и подключен к первому тактовому входу третьего триггера, информационный вход и инверсный выход которого объединены и подключены к первому тактовому входу четвертого триггера, пря25 мой выход третьего триггера соединен с первым тактовым входом пятого триггера, выход первого триггера — с информационными входами четвертого и пятого триггеров, тактовый вход первого триггера

30 объединен с вторыми тактовыми входами второго — пятого триггеров и подключен к тактовому входу преобразователя, выходы четвертого и пятого триггеров являются выходами преобразователя, t

1709534

Составитель В, Деев

Редактор М. Недолуженко Техред М.Моргентал Корректор C. Черни

Заказ 437 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва. Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101