Устройство для вычисления двумерного дискретного преобразования фурье
Изобретение относится к вычислительной технике и может быть использовано для выполнения многоканального одномерного дискретного преобразования Фурье, перемножения матрицы сигнала на фиксированную матрицу, вычисления двумерного дискретного преобразования Фурье. Цель изобретения - повышение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят аналого-цифровые преобразователи, коммутаторы, регистры, процессорные элементы первого типа, содержащие регистры, умножитель и сумматор, блоки постоянной памяти, регистры, умножители, Д-триггеры, процессорные элементы второго типа, умножители. Процессорные элементы второго типа содержит регистры, умножитель, Д-триггер и сумматор вход задания режима, блок управления, выходы процессорных элементов первого типа, блок постоянной памяти и тактовый вход устройства. 5 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК,,SU... Д 88ЯЩ} А1 (51)5 О 06 Р 15 332 г.г.
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОЩРЦТИЯМ
ПРИ ГХНТ СССР
t ,(2 1) 4604829/24-24 (22) 19.10.88 (46) 30.08.90. Бюл. № 32 (72) Д.В.Корчев, В.В.Гнилицкий, 10 С,Каневский, С,В.Клименко, О.M.Ïîâàðåíêî и Т.П.Ярцун (53) 681.32 (088.8 ) (56) Авторское свидетельство СССР № 13488!5 кл, G 06 F 15/332,1984.
Авторе} ое свидетельство СССР № 1363247, кл. С 06 Р 15/3!7,1986. (54) УСТРО11СТВО ДЛЯ ВЫЧИСЛЕНИЯ ДВУМЕРНОГО ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ
ФУРЬЕ (57) Изобретение относится к вычислительной технике и может быть и}-пользовано для выполнения многокан аль ного одномерно го дискретного преобразования Фурье, перемножения
Изобретение относится к вычислительной технике и может быть использовано для выполнения многоканального одномерного дискретного преобразования Фурье, перемножения, матрицы сигнала на фиксированную матрицу,вычисления двумерного дискретного преобразования Фурье.
Цель изобретения — повьппение быстродействия устройства.
На фиг.1-4 изображена структурная схема устройства, на фиг. 5 - пример выполнения функциональной схемы блока управления.
2 матрицы сигнала на фиксированную матрицу, вычисления двумерного дискретного преобразования Фурье. Цель изобретения — повышение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят аналого-цифровые преобразователи, коммутаторы, регистры, процессорные элементы первого типа,содержащие регистры, умножитель и сумматор, бло}а} постоянной памяти, регистры, умножители,0 — триггеры, процессорные элементы второго типа; умножите.ли, процессорные элементы второго типа содержат регистры,умножитель, D-триггер и сумматор; вход задания режима, блок управления, выходы процессорных элементов первого типа, блок постоянной памяти и тактовый вход устройства. 5 ил.
Устройство (фиг. 1-4) содержит Ю аналого-цифровые преобразователи (АЦП) Л (- = 1,М), коммутаторы 2,д (i = l,M), регистры 3.2,1 — 3.М.М-l, процессорные элементы первого типа
4,1.1 — 4.М.М., каждый иэ которых содержит регистры 5 и 6, умножитель
7, сумматор 8 и регистр 9, блоки 10—
11 постоянной памяти (ПЗУ), регистры 12,! — 12.М, регистры 13.!
13.М-!, умножители !4.1 — 14.M, Dтриггеры 15.1 — 15.M-1, процессорные элементы второго типа 16.1.1
l6,N.М, умножители 17.1 — 17,8,при, 1589289
W8. — 4
F (1,2) F (1,3)
F(2,2) F(2,3)
У (3,2) Р (3, 3)
F(4,2) F(4,3) F(1, l) г(2,1)
F(3, 1)
Г(4, 1) .Ч8.-9
W8 ° -16
W8. — 25
W8.13 W8.20 W8.29
W8.20 W8.29 W8.8
W8.29 М8.8 W8,13
W8.8 W8.l3 W8.20
WS.8
WS. 13
W8.20
М8.29
W8. -4
W8. -9
ЧЯ.16
W8 ° 25
W3.9 W3.Р W3.9
W3. 9 W3. l Мз. 2
W3.9 W3.2 W3.1 (2) Пр оиэведение
W3.9 W3 9 ЧЗ. 9
w3.И w3.l w3.г
w3.9 w3.г чз.1 чем процессоряай элемент второго тина (фиг.4) содержит регистр 18,умножитель 19, D-триггер,20, сумматор
21 и регистр 22,. вход эадания режима устройства 23, блок 24 управления, выходы 25;1 - 25.М процессорных элементов первого. типа, блок 26 постони" ной памяти, тактовый вход устройства 27, S0
Блок 24 управления (фиг.5) содержит счетчик по модулю N h 2+1 28,де: шифратор 29, триггер 30, элемент НЕ . 31, элемент И 32,- счетчик 33, дешиЪ: ратор 34, триггер 35, элемент И 36, элемент И 37, счетчик 38, дешифратор 39, элемент НЕ 40, выходы 41
48.
Рассмотрим работу устройства в режиме вычиснения двумерного ДПФ. 2р
Устройство вычисляет следующее выражение:
F(N,М) = а(Я)+ Г(М) +С(И)% (X(N,М) + Е(М)), где Е(М) " квадратная матрица весовых коэффициентов;
X(l,l) Х(1,2) Х(1,3)
Х(2,1) Х(2,2) Х(2,3)
X(3,1) X(3, 2) X(3,3)
Х(4,1) Х(4,2) Х(4,3) X(1, 1) X(I » 2) X(1, 3)
Х(2, l ) Х(2, 2) Х(2, 3)
Х(3,1) Х(3, 2) Х(3, 3)
Х(4, 1) Х(4, 2) Х(4, 3) У(1,1) У(1,2) У(1,3
Y(2,1) к(г,г) х(г,з)
У(3,1) Y(3,2) 7(3,3) у (4, 1) Y (4, 2) Y (4, 3) М - точечного одномерного
ДПФ;
X(N, М) - матрица входных двумерных данных, содержащая М столбцов и Я строк;
Г(Н) — лево-циркулярная матрица с элементами вида
Г(1,k) W.2N.(i+k)+4;
G(N) — диагональная матрица;
G(N) = diag(W.2N.-4»W.2N Y» ° ° ° »..., W. 2N. - (i+1 ) A2,..., W. 2Ч. (N+I ) А 2);
W, N . .n = ехр (- j 2» n/N), Р(Н,М) " выходная матрица коэйнЪициента преобразования;
W -. символ весового коэФфициента; символ умножения; — символ возведения в степень;
Для описания работы устройства примем N=4, М=З. В этом случае выражение (1) имеет вид:
1589289 являющееся преобразованием по стро- а произведение кам> вычисляется на первой матрице, WS.8 !!8.13
Я8,13 W8.2g
Ц8.79 W8.29
W8.29 WB.8
W8.29 W8 29
W8.29 WS.8
Я8.8 W8.13
W8.13 W8.24
WB. -4
W8.-9
WB. — 16
W8.-25
Y(1,1) v(l,2) v(1,З)
Y(2 ° 1) Y(2 ° 2) Y(2в3)
v(3,1) Y(3,2) Y(3,З)
Y(4,1) Y(4,2) Y(4,3) WB. — 4
WS. — 9
WB.-16
W8.-25
Р(1,3)
F(2,3)
F (3,3)
Р(4,3) F(1,2)
F(2,2)
Р(3,2)
F(4,2) (1э !)
F(2,1)
Р(3,11
F(4, l) являющееся преобразованием по столбц ам, на вт ор ой матриц е.
Пусть двумерный аналоговый входной сигнал поступает на входы АЦП
2.ш (m = I,M), которые являются первыми информационными входами устройства. С входа 27 поступает последова" тельность прямоугольных импульсов типа меандр. Все счетчики, регистры, триггеры управляются полоялтельным перепадом тактовых импульсов. На вход 23 подан сигнал, обеспечивающий.подключение выходов АЦП к входам линий задержки первой матрицы. На управляющий вход 4! подается импульс, обнуляющий все. счетчики и триггеры устройства.
Первый такт. На входе дешифратора 29 логическая "1", на выходе триггера 30 и на выходе зле :ента
И 32 логический "0", на выход- элемента НЕ 31 и на первом входе элемента И 36 ". логическая "1 ". Данное состояние. элементов 30, 31 блока уп" равления сохраняется первые М Л 2 = 9 тактов и обеспечивает поступление синхроимпульсов на входы синхронизации регистров весовых коэффициентов
5.ш.п- первой матрицы с выхода 43 блока управления. Первые М 2 = 9 тактов происходит запись весовых коэффициентов преобразования в регистры
5.m,n первой матрицы.
Десятый такт. Триггер 30 положительным перепадом импульса с выхода дешифратора 29 переключается в единичное состояние, что обеспечивает
25 прекращание поступления синхроимпульсов с выхода 43 и поступления синхроимпульсов на вход счетчика по модулю М+1 33. При дальнейшей работе устройства состояние элементов 30 и
30 31 не изменяется, что обеспечивает сохранение информации в регистрах
5.m. n до прпхода следующего импульса на вход управления 41. На выходе
АЦП !.1 значение Х(1.1). Оно поступает на второй вход умножителя 7.1,1 на первом входе которого значение
W3.0 с регистра 5.1 ° 1, результат ум" ножения ИЗ.О Х(I, I) поступает на первый вход сумматора 8.! .1, второй
4О вход которого заземпен. На выходе
АЦП 1.2 значение Х(1,!), которое поступает на в ход р егистр а 3, > . 2. На выходе АЦП 1.3 значение Х(1,3),которое поступает на вход регистра
45 3 3 1
Одиннадцатый такт. На выходе АЦП
I. I — значение Х(2,1); на выходе умножитепя 7. I . 1. - значение
И3,0 д Х(2,1); на выходе сумматора
8,1.1. — значение УЗ,A % Х(2,1); в регистр 9,1.1 записывается значение
МЗ.О % Х(1,1), На выходе АЦП 1.2 — значение
X(2 3); в регистр 3.2.1. записывается значение Х(1.2); в регистр 3.3.1 записывается значение Х(1,3); на выходе умножителя 7.1,2 — значение
1!3,0 + Х(1,1); на выходе сумматора
8.1.2 - значение WÇ.О + Х(1,1);
1589289 на выходе умножителя 7.2. 1 - значение MÇ.О % Х(1,2); на выходе сумматора 8.2.1 - значение W3.0%X(I,2) +
+ M3.0 % Х(1,1); в регистр 6, 1, 1 за5 писывается значение X(l 1) .
Двенадцатый такт. На выходе АЦП
l l — значенйе Х(3,1), на выходе
АЦП 1,2 - значение X(3,2); на выходе
AI51 1.3 — значение Х(3,3) в регистр
3.2.1 записывается значение Х(2,2); в регистр 3.3.1 записывается значение Х(2,3) в регистр 3.3.2 записывается значение X(1,3); в регистр
6..1.,1, записывается значение Х(2,1.); на выходе сумматора 8,1.1 - значение МЗ.О X(1 3); в регистр 9.1.1 записывается значение МЗ.О+ Х(2,1); в регистр 6.1,2 записывается значение Х(1,1); на выходе сумматора 20
8.1.2 " значение МЗ.О м- Х(2,1); в регистр 9.1.2 записывается значение
МЗ ° О 4 X(1,1); на выходе умножителя 7,1.3 — значение МЭ,О + X(l,l); на выходе сумматора 8„1.3 — значение
W3.0 Ф Х(1,1)! в регистр 6.2.1 записывается значение Х(1,2); на выходе сумматора 8.2.1 — значение
МЗ,О + Х(2,2) + МЗ.О + Х(2,l); в регистр 9.2.1 записывается значение 30 МЗ.О Ф X(1,2) + МЗ.О Х(1,1); на выходе сумматора 8.2.2 — значение
W3.0 4 X(1,2) + WÇ.О 4- Х(1,1); на выходе умножителя 7,3,1 — значение
W3.0 % ..Х(1,3); на выходе сумматора
8.3,1 — значение WÇ.О w Х(1,3) +
+ M3å0 Х X(lэ2) + МЗ 0 4 Х(lеl)е
Тринадцатый такт. Триггер 35 блока управления 26 положительным перепадом имгульса с дешифратора 34 пе- 40 реключается в единичное состояние, что обеспечивает поступление синхроимпульсов с выхода 44 блока 26 управления на входы синхронизации регистров 1Я.пвmó 22 и+mó 12вп. 13.m, 45 триггеров 20.и. m, 14, m и поступление синхроимпульсов с элемента И 37 на вход счетчика по модулю М 38, выход которого является выходом 46 блока 26 управления и соединен с адресными входами блоков 10 и 11 постоянной памяти, При дальнейшей работе устройства состояние .триггера 35 не изменяется.
На выходе 45 блока 26 управления логический "О"; на выходе АЦП 1.1 значение Х(4,1); на выходе АЦП 1.2— значение Х(4,2); на выходе АЦП 1.3— значение Х(4,3);. в регистр 3.2.1 эаписывается значение Х(3,2); в регистр З.З.I записывается значение
Х(3,3); в регистр 3,3.2 записывается значение Х(2,3); в регистр 6.1,1 записывается значение X(3>1); на выходе сумматора 8.1.1 - значение
W3 ° 0 Х(4,1); в регистр 9,1,1 записывается значение МЗ,О 4. Х(3,1);в регистр 6. 1. 2 записывается значение
Х(2, 1); на выходе сумматора 9, 1 ° 2— значение WÇ.О + Х(2,1); в регистр
6. i 3 записывается значение Х(1,1), на выходе сумматора 9. 1. 3 — значение
W3.0 Х. X(l }; в регистр 6.2,1 записывается значение Х(2,2); на выходе умножителя 7, 2, 1 — значение
МЭ.О f Х(3,2); на выходе сумматора
8.2.1 — значение МЗ,О+ X(3,2) +
+ МЗ.О + X(3,1); в регистр 9. 2. 1 записывается значение М3.0 Х(2,2) +
+ МЗ. О + Х(2, 1); в регистр 6, 2. 2 записываетсяя значение Х(1,.2); на выходе умножителя. 7,2,2 — значение
МЗ. 1+ Х(3,2); на выходе сумматора
8.2.2 — значение WÇ. 1 %. Х(2,2) +
+ МЗ.О % Х(2, 1); в регистр 9. 2. 2 записываетсяя значение М 3 . 1 4. Х(1,? ) +
+ M3.0 М Х(1,!); на выхо„е умножителя 7.2.3 — значение М3.2 М X(l 2); на выходе сумматора 8,2.3 — значение
W3,2+ X(I,2) + МЗ.О Х(1,1); в .регистр 6. 3. 1 записывается значение
Х(1, 3); на выходе умножителя 7. 3. .1 значение МЗ.О + Х(2,3); на выходе сумматора 8.3..1 — значение 7(2,1)
= МЗ.О Х(2,3) + MÇ,О + Х(2,2) +
+ W3.0 + Х(2, 1); в регистр . 8. 3. 1 записывается значение Y(I I )
= МЗ.О Х(1,3) + М3.04 Х(1,2) +
+ МЗ.О % Х(1,1); на выходе умножителя 7,3.2 - значение W3,2 М- Х(1,3); на выходе сумматора 8.3.2 — значение Y(1,2) = W3,2 % X(1,3) +
+ W3.1 % Х(1,2) + W3.0 X(1,1); на выходе ПЗУ 10 — значение М8.-4; на выходе ПЗУ 11 — значение М8. 29; на выходе умножителя 14.1 значение
Y(,I I) + W8.— 4 °
Четырнадцатый такт. На выходе дешифратора 39 блока управления 26 логический "О", на выходе 45 блока управления 26 — логическая "1",которая разрешает запись в регистр 18,1.1 значения Y(l i) Ф МЯ.-4; на выходе
АЦП 1.1 — значение Х (I, 1); на выходе АЦП 1.2 — значение Х (1,2); на выходе. АЦП l. Э вЂ” значение X (1,3);
9 158
С целью упрощения работа первой матрицы в дальнейшем подробно не описывается.
Б регистр 9.3.1 з аписывается значение У(2,1) = МЗ.О + Х(2,3) +
+ M3.О к- Х(2,2) + МЗ,О X(2,!); в регистр 9,3.2 записывается значение
Y(2,1) = М3.2 М Х{1,3)+M3.1 % Х(1,2)+
+ M3.0 II X(I,1); на выходе ПЗУ 10— значение М8.-9! на выходе ПЗУ 1! значение W8.8; в регистр 12.1 записывается значение W8.-4; в регистр
13.1 записывается значение W8.29; на выходе умножителя 14.1 " значение
Y(2,I)%- М8,-9; на выходе умножителя
14.2 — значение Y(1,2) W W8.-4; на выходе умножителя 19 ° 1.1 — значение
7(1,1) + W8.4; на выходе сумматора
21.1.1 — значение Y(1,1) Х. М8.4.
Пятнадцатый такт. На выходе АЦП
1,1 — значение Х (1,1); на выходе
АЦП 1.2 — значение Х (2,2); на выходе АЦП 1. 3 — значение Х (2,3); в регистр 9.3 ° записывается значение
Y(3,1) = МЗ.Î k X(3,3) + МЗ,О М- Х(3,2)+
+ W3,0!I X(3,1); в регистр 9.3.2 записывается значение Y(2,2)
= M3, 2 4 Х(2, 37 + M3. 1 М- Х(2, 2) +
+ МЗ,О 9 X(2, 1); в регистр 9. 3. 3 записывается значение Y(1, 3)
МЗ. 4. X(1. 3)+M3. 2.К Х(1 2)
+ МЗ.О Х(1,1); на выходе 45 блока управления 26 логический "0", на выходах триггеров 15,1; 20.1.1 логическая "1", на выходах остальных триггеров логический "О"; на выходе ЛЗУ
10. — значение M8. — 16; на выходе ПЗУ
11 — значение И8.13; в регистр 12,1 записывается значение М8.-9; в регистр 12.2 записывается значение
М8 4; в регистр 13. 1 записывается значение W8.8; в регистр 13.2 записывается значение М8.29; на вых<.де умножителя 14.! — значение Y(3 1)+МЯ.—
16; на выходе умножителя 14.2 — значение Y(2,2) М- М8.-9; на выходе.умножителя 14.3 — значение Y(1,3)WM8.-4; на выходе регистра 18.1.1 — значение Y (1, 1 ) + MS. -4; на выходе умножителя 19. 1. — значение Y(1, 1)+MS. 9; на выходе сумматора 21. 1. 1 — значение Y(1,1)+ М8.9; в регистр 22 ° 1.1 записывается значение Y(l, 1) 4 МЯ.4; . на выходе регистра 18.1.2 — значение . Y(1,2) + M8.4; на выходе умножителя
l9.1.2 - значение Y(I,2) + W8.4; на выходе сумматора 21. 1. 2 — значение
Y(I,2) It, W8,4; на выходе регистра
9289
l8,2.1 — значение Y{2,1) % W8.9; на выходе умножителя 19.2. 1 — значение
Y(2,1)%. W8.4; на выходе сумматора S 21.2,! - значение Y(2,1)+ М8.4 +
+ Y(l,1) % WS.4.
Шестнадцатый такт, На выходе АЦП
1. 1 " значение Х (3, 1); на выходе
АЦП 1.2 — значение Х (3,2); на выходе АЦП 1.3 - .значение Х (3,3);в регистр 9 ° 3.1 — записывается значение
Y(4,1) = Х(4,3) м- WÇ.Î+Õ(4,2) + W3.0 +
+ Х(4, 1) + WÇ ° 0; в регистр 9. 3. 2 записывается значение Y (3,2) 5 = WÇ. г Х(3,3) + WÇ. I М- Х(3,2) +
+ МЗ,O + X(3 1) в регистр 9. 3. 3 saписывается значение У(2,3)
= W3. !+X(2,З) + M3.2% Х(2,2) +
+ МЗ,Î М-Х(2,1); на выходе 45 блока управления 26 логический "О", на выходах триггеров 15, 2; 20. 1. 2;
20.2.1 — логическая "!", на выходах о сталью|к тр иг геров — логический
"О"; на выходе ПЗУ 10 — значение
W8.-25; на выходе ПЗУ 11 — значение
М8. 20; в регистр 12, 1 записывается значение W8.-16; в регистр 12.2 saписывается значение МЯ.-9; в регистр
13.1 записывается значение W8,13; в регистр 12.2 записывается значение
М8.8; на выходе умножителя 14.1 значение У(4. 1) % W8.-25; на выходе умножителя 14,2 — значение Y(3 2)Ì48.—
16; на выходе умножителя 14.3 — зна35 чение 7(2,3) -t M8.-9; на выходе регистра 18, 1. — значение Y (I, 1)%М8.-4; на выходе умножителя 19.1.1 — значение Y(1,1) I M8.16; на выходе сумматора 21, 1. l — значение Y(l I )WWS. 16! в регистр 22.1.1 записывается значение Y(1 1)+ М8.9; на выходе регистра
1 8. 1. 2 — значение Y (1, 2) Ф- МЯ. -4; на выходе умножителя 19. 1.2 — значение
45 Y(1,2)+М8.9; на выходе сумматора
21,1.2 — значение Y(1,2)+ М8,9; в регистр 22.1.2 записывается значение
Y (I,2) M8.4; на выходе регистра
18.2.1 — значение Y(2,1)+ М8.-9; на
50. выходе умножитепя 19.2.1 — значение
Y (2, 1 ) 4 М8. 11; на выходе сумматора
21,.2.1 - значение Y(2,1)Ф М8.11 +
+ 1(1,1) % W 8.9; в регистр 22.2.! записывается значение Y(2 I)@W 8.4 +
+ Y(l,1) + M8.4; на выходе регистра
18,1.3 — значение Y(1,3) Ф Ч8.-4; на выходе умирителя 19. I . 3 — значение
Y (I, 3) + М8. 4 на выходе сумматора.
2l.1.3 — значение Y(I,Ç)+ М8.4; на
11, 1589 выходе регистра 18.2.2 " значение
Y(2 2) +MB."9; на выходе умножителя
19.2.2 - значение У(2,2)» Н8,4; на выходе сумматора 21.3. 1 - значение
Y(2,2)» WB.4 + Y(1,3) « W8.4; на выходе регистра 18.3,1 — значение
Y(3,1)» W8.-16; на выходе умножителя
19.3.1 - значение Y(3,1)»W8.4; на выходе сумматора 21,3.1, - значение
Y(3,1)» М8.4 + У(2,1)» М8.4 +
+ Y(1 1)» Ъ .8,4, Семнаццатый такт. На выходе АЦП
1.1 - значение Х (4,1); на выходе
АЦП 1.2 - значение Х (4,2}; на выходе АЦП 1.3 - значение Х (4,3); в регистр 9. 3. 1. записывается значение
Y« (1,1}=MÇ.О»Х«(1,3}+ИЗ.О»Х (1,2) +
+ W3.ОМ- Х«(1,1),â регистр 9.3.2 записывается значение У(4„2)
= !13. 24- Х(4, 3) + M3. 1» Х(4, 2) +
+ W3,0» Х(4,1), в регистр 9,3.3 записывается значение Y(3,3} . = из.! » х(3,3) + M3.г » х(з,г) +
Ч3.04 X(3,1}3 на выходе 45 блока управления 26 логический "О"; на выходах триггеров 20.1.3; 20.2.2;
20.3.1 логическая "1", на выходах остальных триггеров — логический "О"; на выходе ПЗУ 10 - значение W8 4;; на выходе ПЗУ 11 - значение W8.29„ в регистр 12.1 записывается значение
М8.-25 в регистр 12.2 записывается значение М8.-16; в регистр 13.1 записывается значение М8.20; в регистр
13.2 записывается значение М8.13; на выходе умножителя !4.1 - значение
У1(1,1) м- W8.-4; на выходе умножителя !
4.2 — значение Y(4 2)» W8.-25; на выходе умножителя 14,3 — значение
Y(3,3)» W8.-16; на выходе регистра
18,1.1 — значение Y(1,1) М М8.-4; на выходе умножителя 19, l . 1 — значение
У(1,1) + W8,25; на выходе сумматора
21.1.1 — значение У(1,1}» MR.25; в регистр 22.1.1 записывается значение У(1,1)»W8.16; на выходе регистра 18.1.2 — значение Y(1,2) «!-Ч8.-4; на выходе умножителя 19.1.2 - значение Y(1,2)+ MS.16; на выходе сумматора 21. l . 2 — значение Y(l, 2)» MR. 16; в регистр 22.1.2 записывается значение Y(1 2)» Ч8,9; на выходе регистра
18,2.1 - значение У(2,1)» W8.-9; на выходе умножителя 19.2.-1 - значение
У (2, 1) Ж M8,20; на выходе сумматора
21.2.1 — значение У(2,1)» М8.20 +
+ Y(l,1}»-М8.1б; в регистр 22.2.1 записывается значение Y(2,1)- W8.11 +
289 12
+ Y(1,1)» M8 ° 9; на выходе регистра
18,1, 3 — значение Y(1 3!»М8,-4; на выходе умножителя 19,1. 3 — значение
Y(1,3)» W8.9; на выходе сумматора
21,1.3 — значение Y(1,3)+M8,9; в ре-, гистр 22. 1 ° 3 записывается эначение
Y(1,3)» M8 ° 4; на выходе регистра
18.2.2 " значение Y(2,2)» W8.-9;на выходе умножителя 19. 2. 2 — значение
Y(2,2)» М8.11,; на выходе сумматора
2 l.2. 2 — значение У(2, 2)» W8. 11 +
+ Y(1,2) М И8.9; в регистр 22,2.2 записывается значение Y(2,2)» К8,4 +
+ Y(1,2)». W 8,4; на выходе регистра
18.3.1 — значение Y(3,1}»MS. — 16; на выходе умножитепя 19.3,1 — значение
Y(3,1)» М8.13; на выходе сумматора
21.3.1 — значение Y(3,1!» М8.13 +
29 + У(2,1)» М8.11 + Y(1,1)» W 8.9; в регистр 22.3.! записывается значение
Y(3,1) % M8. 4 + Y(2,1) % M8.4 +
+ Y(1,1)» W8.4; на выходе регистра
18.2.3 — значение У(2,3) ««-W8,-9; на
25 выходе умножителя 19.2. 3 — значение
У (2, 3 )%ЫЯ . 4; на выходе суммат ор а
21.2,3 — значение Y(2,3)»- W8.4 +
+ Y(1,3)%W8.4; на выходе регистра
18.3.2 — эначени.е Y(3,2)+ И8.- !6; на выходе умножителя 19. 3. 2 — значение Y(3,2)» М8.4; на выходе сумматора 21.2.3, — значение Y(2,3)»M8.4 +
+ У(1,3)» W8.4; на выходе регистра
18.3 ° 2 — значение У(3,2)4-Ы8.-16; на
35 выходе умножителя 19 ° 3 2 — значение
Y(3,2)»-W8,4; на выходе сумматора
2 1. 3. 2 — значение Y (3, 2)»- М8. 4 +
+ У(2,2)» W8.4 + Y(1,2)» 8.4; на выходе регистра 18.4,1 — значение ,!О У(4,1)» Ы8,-25; на выходе умножителя 19.4.1 — значение Y(4,1)»Ч8 ° 4, на выходе сумматора 21.4.1 — значение Y(4,1)» W8,4 + Y(3,1)»W8.4 +
+ Y(2,1)» W8.4 + Y(l,1)«%8.4.
Восемнадцатый такт, На вь«хоqe
АЦП 1.1 — значение Х л (1,1); на выходе АЦП 1.2 — значение Х" {1,2); на выходе АЦП 1.3 — значение Х "(1,3).„ в регистр 9.3.1 записывается значение У (2,1) ИЗ.О» у (2,3} +
+W3.0»Х «(2,2) + Ы3.0»-Х (2,1); в регистр 9,3.2 записывается значение
Y (1,2) =Ч3.2»Х (1, 3)+ л 3, Н Х (1,2) +
+ W3,0»X (1,1); в регистр 9.3.3 записывается значение Y(4,3)
ЫЗ. 1 М- Х(4,3) + M3.2 Ф Х(4,2) +
+ УЗ.О « Х(4,1) на выходе 45 блока
26 управления логическая "l", на выходах триггеров 20. 2. 3; 20 ° 3. 2;
13
20,4. 1 логическая "1", на выходах остальных логический "0"; на выходе
ПЗУ 10 — значение W8.-9; на выходе
ПЗУ 11 — значение W8 8; в .регистр
12.1 записывается значение Ч8.-4; в регистр 12.2 записывается значение
W8.-25; в регистр 13,1 записывается значение М8. 29; в регистр 1 3. 2 з аписывается значение W8.20; на выходе умножителя 14. 1 — значение Y (2. 1)Х
+M8.-9; на выходе умножителя 14. 2— значение Y (1, 2) {{- WS, -4; на выходе умножителя 14, 3 — значение У (4, 3)
М
% M8.-25; на выходе регистра 18. l. l значение Y (1,1) !{MS.-4; на выходе умножителя 19, 1. 1 — значение
Y (1,1) !{ M8.4; на выходе сумматора
21, l . 1. — значение Y (1, 1) !{.И8,4; в регистр 22. 1, 1 записывается значение
Y(l 1) M8 ° 25; на выходе регистра
18,1.2 — значение У(1,2) М ЧЯ,-4; на выходе умножителя 19.1.2 — значение
Y(l 2) l{ M8,25; на выходе сумматора
21.1.2 — значение У(1,2) < MS.25; в регистр 22. 1.2 записывается значение
У(1,2) %M8.16; на выходе регистра
18 ° 2,1 — значение Y(2,1) М W8.-9; на выходе умножителя 19.2. 1 — значение
Y(2,1) 4. MS.— 1; на выходе сумматора
21.?., 1 — значение Y(2, )Ж!8.-1 +
+ Y(1,1 ),t W8.25; в регистр 22.2.1 з аписыв ает ся зн ачени е Y (2, 1 )+WS. 20+
+Y(l,1) !{ NS. 16; на выходе регистра
18. 1. 3 — значение У (1, 3)+ ЧЯ. -4; на выходе умножителя 19. 1 ..3 — значение
Y(1,3)+WS.16; на выходе сумматора
21, 1. 3 — значение v(l 3)!{.м!Я. 16; на выходе регистра 18,2,2 — значение
Y (2, 2} + M8. -9; в регистр 22 ° 1. 3 записывается значение У(1,3)+ИВ.9; на выходе умножителя 19. 2, 2 — значение
Y(2, 2)+ИЯ. 20; на выходе сумматора
21,2, 2 — значение Y (2, 2)+ WS. 20 +
+Y(1,2)+M8.16; в регистр 2?.2.2 записывается значение Y(2,2) % MS, 11 +
+ У(1,2) М WS.9; на выходе регистра
18,3.1 — значение Y(3,1)WM8.-16; на выходе умножитепя 19, 3, 1 — значение
Y(3,1)ÌM8.8; на выходе сумматора
21,3.1 — значение Y(3,1)фЧ8.-8 +
+ Y(2, 1)!{.Ы8.20 + Y(1,1) М8,16; в регистр 22 ° 3. 1 записывается значение
Y(3, 1)МЫЯ. 13 + Y(2, 1)МИЯ. 11 +
+ У (1, 1)%MS. 9; на выходе регистра
18.2.3 — значение Y(2,3)WM8.-9; на . выходе умножителя 19,2. 3 — значение
Y (2,3)+MS. 11; на выходе сумматора
21.2.3 - значение Y(2,3)ÔWS, 11 +
9289 14
+ Y(1,3)yM8.9; в регистр 22 ° 2.3 записывается значение Y(2,3)+M8,4 +
+ Y (l > 3) y W 8,4; на выходе регистра
18,3.2 — значение Y(3,2)!{!!8.-16; на выходе умножит епя 19. 3. 2 — значение
Y(3,2)Ô48.13; на выходе сумматора
21, 3. 2 — значение У(3, 2)+MS, 13 +
+ Y(2,2)+WS. l1 + Y(1,2+MR,9; в регистр 22.3,2 записывается значение
Y(3,2)+M8,4 + Y(2,2)ÌM8.4
+ Y(l 2)!{M8.4; на выходе регистра
18. 4. 1 — значение Y(4, 1) (18. -25; на выходе умножителя 19,4,! — значение
Y(4,1)!{W8.-17; на выходе сумматора
21.4.1 — значение Y(4,1)к!!8.— 17 +
+ Y(3,1)!{M8,13+Y(2,1)!{!!8 ° 11 +
+ Y(l,l }!{M 8,9; в регистр 22,4.1 записывается значение У(4, 1)+M8. 4 +
20 + Y(3,1)ì-ИЯ.4+Y(2,1)!{-И8.4+Y(1,1)õM8,4; на выходе регистра 18.3. 3 — значение
Y(3,3) W8.-16; на выходе умножителя
19.3.3 — значение Y(3,3)+W8,4; на выходе сумматора 21.3. 3 — значение;
25 У; (3, 3)М, 8. 4 + Y (7, 3)хЫЯ, 4 +
+ Y (1, 3}+WS. 4; на выходе регистра
18. 4 ° 2 — значение Y (4, 2 )i{ MS.-25; на выходе умножителя 19, 4. 2 — значение
Y(4,2) + M8,4; на выходе сумматора
30 21.4. 2 — значение У(4,?)%УЯ,4 +
+ Y(3, 2)4-ИЯ. 4+Y(2, 2ЪИЯ. 4+
+ Y(1,2)Þ8,4; на выходе умножителя
17.1 — значение F(1,1) = Y(4,1}
М ИЯ.O+V(3,1)Ì!!8.0+Y(2,1ЪЧЯ.О +
Девятнадцатый такт. На. выходе
АЦП 1. 1 — значение Х (2, 1); на выходе АЦП 1. 2 — значение Х "(2, 2}; на
11 выходе АЦП 1,3 — значение Х !2,3);
40 в регистр 9.3.! записывается значение Y (3,1) =УЗ,О Х (3, 3)+УЗ,О+Х (3,2)+
+ И3.0 1 Х (3,1); в регистр 9,3,2 записывается значение Ъ (2,2)
= M3,2 !- Х (2,3)+M3,1){-Х (7,2} +
45 + ИЗ.О М Х (2,1); в регистр 9. 3, 3 записывается значение Y (1,3)
= W3. + Х (1,3) + ЫЗ. 24- Х (1,2) +
+ M3.0 к X (1,1); на выходе 45 блока управления 26 — логический "О", на
5{) выходах триггеров 15. 1; 20. 1. 1;
20. 3. 3; 20.4.? — логическая "1", на выходах остальных триггеров логический "О"; на выходе ПЗУ 10 — значение W8.-16; на выходе ПЗУ 11 — эначе" ние М8.13; в регистр 2,1 записывается значение W8.-9; в регистр 12,2 записывается значение И8.-4; в регистр 13. 1 записывается значение
W8.8; в регистр 13,2 записывается
SS
158 значение М8.29; на выходе умножите-ля 14.1 - .значение Y (3,1)!!М8.-16; на выходе умножитепя 14,2 — значе ние У (2,2)!{М8,-9; на выходе умножителя 14.3 - значение У! (1ь3}+М8.-4ь на выходе регистра 18.1,1 — значение
У (1,!}!!.МЯ.-4; на выходе умножителя
19,1 1 - значение Y (1,1)«М8,9; на выходе сумматора 21.1.1 — значение
У (1,1)«МЯ.9; в регистр 22.1,1 записывается значение У (1,1) «М8.4; на выходе регистра 18. 1. 2 — значение
У (1,2+W8.-4; на выходе умножителя
19.1.2 —. значение Y (1,2) «М8.4; на выходе сумматора 21.1.2 — значение.
Y (1, 2)kW8.4; в регистр 22,1.2 записывается значение Y (1,2) М- М8,25; на выходе регистра 18,2.1 — значение
Y (2,1) % M 8.-9; на выходе умножителя 19,2.1 — значение Y (2,1)ММ8.4; на выходе сумматора 21.2,1 " эначе" ние У (2,1) К WB.4 + Y (1ь1)ИМЯ.4; в регистр 22.2,1 записывается значение У(2,1) %. MB. 1 + Y(1,1)Х-М8.25; на выходе регистра 18.1,3 значение
У (1,3) + MB. -4 р на выходе умножителя
l9.1.3 - значение Y(1,3)!- М8.25; на выходе сумматора 21. 1. 3 — значение
Y (1, 3} «МВ. 25; в регистр 22. . 3 записываетс.я значение Y(1,3) «М8.16,", на выходе регистра -18,2Ä2 — значе, ние Y(2,2)»-М8.-9; на выходе умножи теля 19,2,2 — значение У(2ьг)+М8.-1; на выходе сумматора 21... 2 — значение У(2,2) М. MB 1 + Y (i 2) Ф МB, 25; в регистр 22.2.2 залисывается значение Y(2,2)«МB. 20+Y(1,2)e -WB. 16; на выходе регистра 18. 3, 1 —:значение
Y(3, }ММ8.-16; íà выходе умножителя
19, 3. l — значение Y (3 ) 3 WB. -3; на выходе сумматора 21,3, 1 — значение
Y(3 1) «MB. — 3-+ У(2ь !) + М8,-1 +
+ Y(l,, i)«M8.25; в регистр 22.3.1 записывается значение Y(3,1)«МЯ.B +
+ У(гь1}«М8.20 + Y(l,!)+ W8.16; на выходе регистра 18,2,3 — значение
Y(2,3)ÌW8,-9; на выходе умножителя
19.2.3 " значение Y(2,3)ÌW8,20; на выходе сумматора 21.2..3 — значение
Y(2,3)ФМ8. 20+Y. (1, 3) МЯ, 16; в регистр
22.2.3 записывается значение
Y(2,3) + МB. 11+Y(1,3) М МB. 9; на выходе- регистра 18,3.2 — значение
Y(3,2)WW8.-16; на выходе умножителя !
9.3 2 - значение Y(3,2}«WB.-B; на выходе сумматора 21. 3. 2 — значение
У (3 ° 2 )!! МЯ, Я+У (2, 2 )» МЯ, 2 0+Y (! ь 2 }М М 8 ° 1 6 в регистр 22.3.2 записывается значе9289 !
6 ние Y (3, 2)Ô WB. 13+Y (2, 2) õMB, 11 +
+ Y(1,2) «W8;9; на выходе регистра
18.4.1 — значение Y(4, !)ÌM8,-25; на выходе умножителя 19,4.1 — значение
Y(4,1)«-М8.-12; на выходе сумматора
21.4.1 значение Y(4,1) WB.-!2 +
+ У(3,1)«МЯ.B+У(2,1}«М8.20+.
+ Y(l,!)1 МЯ,16; в регистр 22,4,1 записывается значение Y(4,1)»М8,-17 +
+ У(3, 1) «МB. 13+Y (2, 1 )» WB, 1! +
+ Y(1,1) з М8.9; на выходе регистра
18,3,3 - значение Y(3,3) +МЯ.-16; на выходе умножителя 19. 3, 3 — значение
Y (3, 3) + МB. 13; на выходе сумматора
21.3.3 — значение Y(3,3)%MB ° 13 +
+ Y(2,3) М. МЯ, 11 + Y(! > 3) «МЯ.9; в регистр 22. 3. 3 записывается значение
Y (3, 3)» MB. 4+У (2, 3)1 МЯ. 4+Y (1, 3 +MB, 4; на выходе регистра 18.4.2 — значение У(4,2) «- М8.-25; на выходе умножителя 19.4 ° 2 — значение Y(4,2}«WB.-!7; на выходе сумматора 21.4 ° 2 — значение
Y(4, 2) «МЯ. -! 7+Y (3, 2)«WB, 13 +
+ Y(2,2)+И8.11 + Y(1,?)«М 8.9; в регистр 22.4.2 записывается значение
Y(4,2)»- W8,4 + Y(3, 2) A WB. 4 +
+ Y(2,2) «WB.4 + Y(1,2)» W 8.4; на выходе регистра 18,4. 3 — значе1зие
Y(4 3) М МЯ.-25; на выходе умножителя
l9.4. 3 — значение Y(4, 3) < WB. 4; на выходе сумматора 21.4.3 — значение
У(4,3) « М8.4 + Y(3,3}+M8.4 +
+ Y(2,3. i + W8.4 + Y(1,3) «М8.4; на выходе умножитсля 17. 1 значение
F (2, 1) = Y (4, 1) М. WB. — 26+v (3, 1)» WB. 4+
+ Y(2,1) % MB.Z+Y(1,1) < W8,0; на выходе умножителя 17. 2 значение F (1,2)
= У(4,2) «WB,Î + Y(3,2) МЯ.О +
+ Y(2,2)» M8,О + Y(1,3) «W8.0.
На дваддатом такте получено: на выходе умножителя 17.1 значение г(3,1) = У(4,!)« М8.-27 +
+ Y(3,1) «М8,-24+v(2,1) «W8,4 +
+ Y (l, 1) М WB.О; на выходе умножителя
17.2 — значение F(2,2)
= Y (4,2) «WB. -26+Y (3, 2)» МB. 4 +
+ Y(2,2) 4 М8.2 + У(1,2) М. МЯ.О; на выходе умножителя 17. 3 значение
F(1,3) = Y(4,3)! МЯ,О+У(3,3)ММЯ.О з+ У(2,3) У. W8,0 + Y(1,31«МЯ.О.
Дальнейшая работа устройства продолжается по описанному алгоритму, Формула из о бр етения
Устройство для вычисления двумерного дискретного преобразования
9289 18
l7
158
Фурье (размерностью MxN) содержащее блок управления, М групп иэ М процессорных элементов первого типа в каждой группе, причем первый и второй выходы i-го (i = 1, М-1) про- ° цессорного элемента первого типа
j é (j = 1, M) группы подключены соответственно к первому и второму входам (i+1)-го процессорного элемента первого типа j-й группы, третий выход j-го процессорного элемента первого типа i-й группы подключен к третьему входу j-го процессорного элемента первого типа (i+1)-й группы, первый выход M-го процессорного элемента первого типа -й группы подключен к первому входу первого процессорного элемента первого типа (i + 1)-й группы, тактовый вход и вход запуска блока управления являются соответственно тактовым входом и входом запуска устройства, при этом процессорный элемент первого типа содержит три регистра,умножитель и сумматор, первый вход которого подключен к выходу умножителя, первым входом процессорного элемента первого типа является информационный вход первого регистра, выход которого подключен к первому входу множителя и является первым выходом процессорного элемента первого типа, вторым выходам которого является выход второго регистра, информационный вход которого соединен с вторым входом умножителя и является вторым входом процессорного элемента первого типа, третьим входом которого является второй вход сумматора, выход которого подключен к информационному входу третьего регистра, выход. которого является третьим выходом процессорного элемента первого типа,тактовый вход первого регистра подключен к первому тактовому выходу блока управления,. а тактовые входы второго и третьего регистров соединены между собой и подключены к тактовому входу устройства, о т л и ч а ю щ е е с я тем, что, с целью ловыщения быстродействия, в него введены М аналого" цифровых преобразователей, М коммутаторов, {M-1) групп из i последовательно соединенных регистров в i-й группе, три блока постоянной памяти, И-ную группу из M последовательно соединенных регистров, (И+1)-ную группу из (И-1) последовательно сое
55 диненных регистров, группу и (W-1) последовательно соединенных D-триггеров, первую и вторую группу иэ М умножителей в каждой группе; М групп иэ Я процессорных элементов второго типа в каждой группе, при этом первый информационный вход j-го коммутатора подключен к выходу j-го аналого-цифрового преобразователя, вход которого является ) "м информационным входом первой группы устройства, j-g инАор" мационным входом второй группы кото" рого является второй информационный вход j-ro коммутатора, выход 1-го (1 = 2, М) коммутатора подключен к информационному входу первого регистра (1-1 ) -й группы, выход (1-1 ) r o p eгистра которой подключен к второму входу первого процессорного элемента первого типа 1-й группы, первый адресный вход блока управления подключен к адресному входу первого блока постоянной памяти, выход которого подключен к первому входу первого процессорного элемента первого типа первой группы, второй вход которого подключен к выходу первого коммутатора, второй адресный вход блока управления подключен к адресным входам второго и третьего блоков постоянной памяти, выходы которых подключены к информационным входам первых регистров соответственно И-й и (М+ l )-й групп, второй тактовый выход блока управления подключен к тактовому входу первого процессорного элемента второго типа и тактовому входу первого D-триггера группы первый и второй выхадыт-г0 (m=1, И вЂ” l) процессорного элемента второго типа j-й "руппы подключены соответственно к тактовому и первому информационному входам {щ+1)-го процессорного элемента второго типа j-й группы, выход 1-го
D-триггера группы подключен к тактовому входу первого процессорного элемента второго типа (i+1)-й группы,выход второго блока постоянной памяти подключен к первому входу первого умножителя первой группы, выход х-гс регистра M-й группы подключен к первому входу (1+1)го умножителя первой группы, выход третьего блока постоянной памяти подключен к второму информационному входу Я-го (S =
1,N) процессорного элемента второго типа первой группы, выход i-ro регистра (И+1)-й группы подключен к
19 158 второму информационному входу S-гс процессорного элемента второго типа (i+1)-й группы, вь1ход j-го умножителя первой группы подключен к третьему информационному входу S-ro процессорного элемента второго типа
j-й группы,, первый выход которого подключен к первому входу j-ro умножителя второй группы, выходы которых и второй выход Й-го процессорного элемента второго типа первой группы образуют группу информационных выходов устройства, входом выбора режима которого являются соединенные между собой управляющие входы коммутаторов, выход j "ãî регистра М-й . группы подключен к второму входу I-го умножителя второй группы, третий выход j-го процессорного элемента первого типа М-й группы подключен к второму входу j-го умножителя первой группы, при этом, процессорный элемент второго типа содержит сумматор, 9289 20 дв а регистра, D-триггер и умножитель, выход которого подключен к первому входу сумматора, выход которого подключен к информационному входу первого регистра, выход которого является выходом процессорного элемента второго типа, вторым выходом кото.рого является выход D-триггера, уста" новочный вход которого соединен с установочным входом второго регистра и является тактовым входом процессорного элемента второго типа, вторым информационным входом которого явля15 ется первый вход умножитепя, второй вход которого подключен к выходу второго регистра, информационный вход которого является третьим информационным входом процессорного элемен20 та второго типа, тактовые входы первого и второго регистра D-триггера подключены к третьему тактовому выходу блока управления, 1589289
Фиг, Я . сйк
1589289
Аие. Х
Составитель А.Баранов
Техред А.Кравчук Корректор H. Король
Редактор M.Íåäoëóæåíêo
Заказ 2542 Тираж 572 Подпис но е
ВНИИПИ Государственного комитета по изобретениям и открытиям ври ГКНТ С СР
113035, Москва, Ж35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", r . Ужгород, ул, Гагарина, 101
